JP2007157763A - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP2007157763A
JP2007157763A JP2005346825A JP2005346825A JP2007157763A JP 2007157763 A JP2007157763 A JP 2007157763A JP 2005346825 A JP2005346825 A JP 2005346825A JP 2005346825 A JP2005346825 A JP 2005346825A JP 2007157763 A JP2007157763 A JP 2007157763A
Authority
JP
Japan
Prior art keywords
sealing resin
circuit module
substrate
bare chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005346825A
Other languages
English (en)
Inventor
Yoshiaki Miyamoto
欣明 宮本
Osamu Tajima
修 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005346825A priority Critical patent/JP2007157763A/ja
Priority to US11/511,733 priority patent/US20070158830A1/en
Priority to CNA2006101219844A priority patent/CN1976024A/zh
Publication of JP2007157763A publication Critical patent/JP2007157763A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Battery Mounting, Suspending (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は基板上に実装されたベアチップ及び表面実装部品を封止樹脂により封止してなる回路モジュールに関し、封止樹脂の高さ精度の向上を図れると共にデットスペースの発生を抑制することを課題とする。
【解決手段】回路基板１１の基板上面１７にベアチップ１２と表面実装部品１３が実装されると共に、このベアチップ１２及び表面実装部品１３を封止樹脂１５により封止してなる回路モジュールにおいて、回路基板１１の基板上面１７の全面に、トランスファーモールドにより封止樹脂１５を成形する。
【選択図】 図１

Description

本発明は回路モジュールに係り、特に基板上に実装されたベアチップ及び表面実装部品を封止樹脂により封止してなる回路モジュールに関する。
例えば、基板上に実装されたベアチップ及び表面実装部品を封止樹脂で封止した構造を有する回路モジュールとして電池保護モジュールが知られている。携帯電話等で使用される再充電可能な電池パックは、リチウムイオン電池を絶縁性のパッケージに内蔵したものであり、この電池パックにはリチウムイオン電池に対する過放電や過充電を防止する機能を奏する電池保護モジュールが設けられている。
図５乃至図７は、従来の一例である回路モジュール１００を説明するための図である。以下の説明では、回路モジュール１００として電池保護モジュールを例に挙げて説明する。図５は回路モジュール１００の正面図であり、図６は回路モジュール１００の封止樹脂１１５を取り除いた状態の平面図であり、また図７は回路モジュール１００を組み込んだ電池パック１２０を示している。
回路モジュール１００はＣＯＢ（チップオンボード）型のモジュールであり、図６に示すように回路基板１１１上にベアチップ１１２及び表面実装部品１１３を実装した構成とされている。ベアチップ１１２と回路基板１１１の表面に形成されたボンディングパッド（図示せず）との間には、ワイヤ１１４が配設されている。また、表面実装部品１１３は、回路基板１１１の表面に形成された電極にはんだ付けにより表面実装された構成とされている。
この回路基板１１１上に実装されたベアチップ１１２，表面実装部品１１３，及びワイヤ１１４は、外部に露出した状態では耐腐食性及び機械的強度等に問題があり、十分な信頼性を得ることができないため、一般に封止樹脂１１５を用いて封止することが行われている。従来、この封止樹脂１１５を回路基板１１１上に形成する方法としては、液状樹脂を用いてこれをポッティングにより回路基板１１１上に滴下し、その後に加熱して硬化することが一般に行われている（例えば、特許文献１参照）。
特開２００２−１９０５６４号公報
周知のようにポッティングにより封止樹脂１１５を形成する方法では、ディスペンサーを用いて液状樹脂を回路基板１１１上に滴下する。これにより、滴下された液状樹脂は有する粘性等に基づいて回路基板１１１上に広がり、ベアチップ１１２，表面実装部品１１３，及びワイヤ１１４は液状樹脂内に埋設された状態となる。そして、この状態で熱硬化処理が実施され、封止樹脂１１５が形成される。
このように、ポッティング法を用いた場合には、液体樹脂が回路基板１１１上で広がる状態を一律に制御することが困難で、どうしても形成された封止樹脂１１５の高さ（図５に矢印Ｈ２で示す）にばらつきが発生してしまう。このため、図７に示すように、回路モジュール１００を電池パック１２０に組み込む場合、封止樹脂１１５と電池本体１２２とを密着して配置することができず、封止樹脂１１５の高さ誤差分のクリアランス（図７に矢印ΔＨで示す）を設ける必要がある。よって、ポッティング法で形成した封止樹脂１１５を有する回路モジュール１００を用いた場合には、電池パック１２０の特に図７に矢印Ｚで示す方向に大型化してしまうという問題点があった。
また、ポッティング法を用いた場合には、回路基板１１１の外周から液状樹脂が樹脂ダレするのを防止するため、回路基板１１１は封止樹脂１１５の形成領域よりも広く設定している。このため、図５に示すように、封止樹脂１１５が形成された時点で、回路基板１１１の外周には封止樹脂１１５が形成されない領域（図５に矢印Ａで示す領域）が発生する。この領域Ａはいわゆるデットスペースとなってしまい、回路モジュール１００は大型化してしまう。よって、この回路モジュール１００を電池パック１２０に組み込んだ場合、電池本体１２２を収納する電池ケース１２１も大型化してしまい、電池パック１２０の特に矢印Ｘで示す方向が大型化してしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、封止樹脂の高さ精度の向上を図れると共にデットスペースの発生を抑制しうる回路モジュールを提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
基板の表面にベアチップと表面実装部品が実装されると共に、該ベアチップ及び表面実装部品を封止樹脂により封止してなる回路モジュールにおいて、
前記基板の表面の全面に、トランスファーモールドにより前記封止樹脂を成形したことを特徴とするものである。
上記発明によれば、ベアチップ及び表面実装部品を基板上で封止する封止樹脂をトランスファーモールドにより成形したことにより、従来のように液状樹脂を用いてポッティングにより封止樹脂を形成していた構成に比べ、封止樹脂の高さ精度を出すことができ、回路モジュールの薄型化を図ることができる。
また、請求項２記載の発明は、
請求項１記載の回路モジュールにおいて、
前記ベアチップは前記基板にワイヤボンディングされると共に、該ワイヤの張架方向が前記基板の長手方向に延出するよう構成したことを特徴とするものである。
上記発明によれば、ワイヤの張架方向が基板の長手方向に延出するよう構成されているため、トランスファーモールド時に樹脂の注入方向を基板の長手方向とした場合、トランスファーモールド時におけるワイヤの変位を抑制でき、隣接するワイヤ間で干渉が生じることを防止できる。
また、請求項３記載の発明は、
請求項１または２記載の回路モジュールにおいて、
前記表面実装部品は平面視で矩形形状を有し、その各長手方向が前記基板の長手方向と平行となるよう構成したことを特徴とするものである。
上記発明によれば、矩形状である表面実装部品の長手方向が基板の長手方向と平行となるよう構成したことにより、トランスファーモールド時に樹脂の注入方向を基板の長手方向とした場合、樹脂の流れを円滑に行なうことができ、内部にボイドが発生することを抑制することができる。
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の回路モジュールにおいて、
前記封止樹脂の前記基板側とは反対側の面は、前記基板と略平行な平面であることを特徴とするものである。
上記発明によれば、封止樹脂の基板側とは反対側の面を基板と略平行な平面としたことにより、当該平面を他の部品（例えば、電池パック等）に直接接触させることが可能となり、回路モジュールを実装した際のデットスペースの発生を抑制できる。
本発明によれば、従来のように液状樹脂を用いてポッティングにより封止樹脂を形成していた構成に比べ、封止樹脂の高さ精度を出すことができ、回路モジュールの薄型化を図ることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１及び図２は、本発明の一実施例である回路モジュール１０を説明するための図である。尚、以下の説明では、回路モジュール１０として電池保護モジュールを例に挙げて説明するものとする。
図１（Ａ）は回路モジュール１０の断面図であり、図１（Ｂ）は回路モジュール１０の正面図であり、また図２は回路モジュール１０を組み込んだ電池パック２０を示している。回路モジュール１０はＣＯＢ（チップオンボード）型のモジュールであり、大略すると回路基板１１上にベアチップ１２及び表面実装部品１３等を実装すると共に、このベアチップ１２及び表面実装部品１３等を封止樹脂１５で封止した構成とされている。
回路基板１１は、例えば多層の樹脂基板であり、基板上面１７に図示しないボンディングパッドや電極が形成されており、基板下面１８にターミナル電極１６が形成された構成とされている。基板上面１７に形成されたボンディングパッド等と基板下面１８に形成されたターミナル電極１６は、回路基板１１内に形成された内部配線により接続された構成とされている。
ベアチップ１２はＩＣ或いはＦＥＴであり、フェイスアップで回路基板１１に固定されている。ベアチップ１２の回路基板１１への固定は、接着剤を用いることができる。このベアチップ１２と回路基板１１の電気的接続は、ワイヤ１４を用いて行っている。即ち、ベアチップ１２の上部に形成された電極パッドと、回路基板１１の基板上面１７に形成されたボンディングパッドとの間にワイヤボンディング処理が実施され、よって回路基板１１とベアチップ１２はワイヤ１４により電気的に接続された構成とされている。
表面実装部品１３は、例えばコンデンサーや抵抗である。この表面実装部品１３は、回路基板１１の基板上面１７に形成されている電極（図示せず）にはんだ付けにより表面実装された構成とされている。図１に示す例では、表面実装部品１３の基板上面１７からの高さはワイヤ１４のループ高さに対して高くなっているが、表面実装部品１３の種類によってはワイヤ１４のループ高さの方が表面実装部品１３よりも高い場合もある。後述するように、封止樹脂１５の高さは（図１（Ｂ）に矢印Ｈ１で示す）、この基板上面１７からの高さが最も高い部品を基準として設定される。
ターミナル電極１６は、回路モジュール１０を外部接続するための電極である。図２に示すように、回路モジュール１０を電池パック２０に実装した場合、ターミナル電極１６は電池ケース２１の外部に露出し、よって外部の回路（例えば、携帯電話の通信回路）と接続可能な構成となっている。
続いて、本発明の要部となる封止樹脂１５について説明する。
前述したように、回路基板１１上に実装されたベアチップ１２，表面実装部品１３，及びワイヤ１４等は、外部に露出した状態では十分な信頼性を得ることが困難であるため、一般に封止樹脂１５で封止することが行われている。本実施例では、この封止樹脂１５をトランスファーモールドにより成形したことを特徴とする。また、本実施例では基板上面１７の全面に封止樹脂１５を形成することにより、ベアチップ１２，表面実装部品１３，及びワイヤ１４を封止する構成としている。この封止樹脂１５の材料としては、エポキシ等の熱硬化性樹脂を用いることができる。
本実施例のように、ベアチップ１２及び表面実装部品１３を回路基板１１上で封止する封止樹脂１５をトランスファーモールドにより成形することにより、従来のように液状樹脂をポッティングして封止樹脂１１５を形成していた構成（図５参照）に比べ、封止樹脂１５の高さ精度を出すことができる。即ち、従来のようにポッティングして封止樹脂１１５を形成する場合には、その高さＨ２にばらつきが大きく発生してしまう。これに対してトランスファーモールドで封止樹脂１５を形成した場合、金型（図示せず）を用いて封止樹脂１５を形成するため、その高さＨ１（図１（Ｂ）参照）を高精度で形成することができる。
また、ポッティング法を用いた場合には、前記のように樹脂ダレするのを防止するために回路基板１１１の大きさを封止樹脂１１５の形成領域よりも広く設定する必要があった（図５の矢印Ａで示す領域を参照）。しかしながら、トランスファーモールドを用いて封止樹脂１５を形成する場合、ポッティング法で必要な樹脂ダレ防止領域を封止樹脂１５上に設ける必要はなくなる。
このため、封止樹脂１５上にいわゆるデットスペースが発生することを抑制でき、回路モジュール１０の小型化を図ることができる。具体的には、封止樹脂１５の図中矢印Ｘ方向（長手方向）の長さを短くすることができ、これに伴い回路モジュール１０の長手方向の長さ（図１（Ｂ）に矢印Ｌ１で示す長さ）を短くすることができる。また、図１（Ａ）に示すように、封止樹脂１５の側面１５ａと回路基板１１の側面１１ａが面一となるため、回路モジュール１０を電池パック２０に実装する場合にも、図２に示すように、電池パック２０に不要な空間が形成されることを防止できる。
更に、トランスファーモールド時において、封止樹脂１５の樹脂上面１９（封止樹脂１５の回路基板側とは反対側の面）は、回路基板１１と略平行な平面となるよう形成されている。この構成とすることにより、図２に示すように、回路モジュール１０を電池パック２０に実装した際、樹脂上面１９を直接電池本体２２の端面２３に接触させることが可能となる。
これにより、回路モジュール１０を電池パック２０に実装した際、電池ケース２１にデットスペースが発生することを抑制でき、電池パック２０の特に図２に矢印Ｚ方向における小型化を図ることができる。上記のように、本実施例に係る回路モジュール１０を電池パック２０に適用することにより、電池パック２０の図中矢印Ｘ方向及びＺ方向の双方に対する小型化を図ることができる。
次に、回路モジュール１０の製造方法について説明する。図４は、回路モジュール１０の製造方法を説明するための図である。
回路モジュール１０を製造するには、先ず回路基板１１（個片化されていない状態の基板）上に形成された電極にソルダーペースト２５を塗布する。このソルダーペースト２５の塗布の方法としては、スクリーン印刷法を用いることができる。そして、この塗布されたソルダーペースト２５上には、図４（Ａ）に示すように表面実装部品１３を装着する。また、ベアチップ１２は、接着剤２６を用いて所定位置に接着される。
全ての電極上にソルダーペースト２５を介して表面実装部品１３が仮止めされると、この回路基板１１はリフロー炉に入れられて加熱処理が行われる。これにより、ソルダーペースト２５内のはんだが溶融することにより表面実装部品１３は回路基板１１にはんだ付けされる。
続いて、ベアチップ１２を接着剤２６によって仮止めし、オーブンによって熱硬化することによりベアチップ１２は回路基板１１に接着される。図４（Ｂ）は、ベアチップ１２及び表面実装部品１３が回路基板１１に実装された状態を示している。
続いて、ベアチップ１２の上部に形成された電極パッド（図示せず）と、回路基板１１の基板上面１７に形成されたボンディングパッド（図示せず）との間にワイヤ１４がワイヤボンディングされる。よって、図４（Ｃ）に示されるように、回路基板１１とベアチップ１２は、ワイヤ１４により電気的に接続された状態となる。
続いて、上記のようにベアチップ１２及び表面実装部品１３が実装された回路基板１１は、図示しない金型内に装着され、トランスファーモールドが実施される。このトランスファーモールドを実施する際、例えば図３に示すように、ワイヤ１４の張架方向を回路基板１１の長手方向（矢印Ｘで示す方向）に延出するよう構成すると共に、封止樹脂１５となる樹脂の金型への注入方向も図３に矢印で示す回路基板１１の長手方向（矢印Ｘで示す方向）とすることが有効である。この構成とすることにより、トランスファーモールド時におけるワイヤ１４の変位を抑制でき、隣接するワイヤ間で干渉が生じることを防止できる。
また、表面実装部品１３を回路基板１１上に実装する際、図３に示すように、矩形状とされた表面実装部品１３の各長手方向が回路基板１１の長手方向と平行となるよう構成し、
封止樹脂１５となる樹脂の金型への注入方向も図３に矢印で示す回路基板１１の長手方向（矢印Ｘで示す方向）とすることも有効である。この構成とすることにより、トランスファーモールド時において金型内における封止樹脂１５となる樹脂の流れを円滑化することができ、封止樹脂１５の内部にボイドが発生することを抑制することができる。
上記のようにして封止樹脂１５が形成されると、図４（Ｅ）に矢印Ｄで示す所定の個片化位置でダイシング処理を行い、これにより回路モジュール１０が製造される。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、小型化を図ると共に、破損を防止することのできる回路モジュール、電池パック、及び回路モジュールの製造方法に適用できる。
図１は、本発明の一実施例である回路モジュールを説明するための図であり、（Ａ）は断面図、（Ｂ）は正面図である。 図２は、本発明の一実施例である回路モジュールを電池パックに装着した状態を示す図である。 図３は、本発明の一実施例である回路モジュールの封止樹脂を取り除いた状態の平面図である。 図４は、回路モジュールの製造方法を説明するための図である。 図５は、従来の一例である回路モジュールの正面図である。 図６は、従来の一例である回路モジュールの封止樹脂を取り除いた状態の平面図である。 図７は、従来の一例である回路モジュールを電池パックに装着した状態を示す図である。
符号の説明
１０ 回路モジュール
１１ 回路基板
１２ ベアチップ
１３ 表面実装部品
１４ ワイヤ
１５ 封止樹脂
１６ ターミナル電極
１９ 樹脂上面
２０ 電池パック
２１ 電池ケース
２２ 電池本体
２３ 端面
２５ ソルダーペースト

Claims (4)

  1. 基板の表面にベアチップと表面実装部品が実装されると共に、該ベアチップ及び表面実装部品を封止樹脂により封止してなる回路モジュールにおいて、
    前記基板の表面の全面に、トランスファーモールドにより前記封止樹脂を成形したことを特徴とする回路モジュール。
  2. 前記ベアチップは前記基板にワイヤボンディングされると共に、該ワイヤの張架方向が前記基板の長手方向に延出するよう構成したことを特徴とする請求項１記載の回路モジュール。
  3. 前記表面実装部品は平面視で矩形形状を有し、その各長手方向が前記基板の長手方向と平行となるよう構成したことを特徴とする請求項１または２記載の回路モジュール。
  4. 前記封止樹脂の前記基板側とは反対側の面は、前記基板と略平行な平面であることを特徴とする請求項１乃至３のいずれか１項に記載の回路モジュール。
JP2005346825A 2005-11-30 2005-11-30 回路モジュール Pending JP2007157763A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005346825A JP2007157763A (ja) 2005-11-30 2005-11-30 回路モジュール
US11/511,733 US20070158830A1 (en) 2005-11-30 2006-08-29 Circuit module
CNA2006101219844A CN1976024A (zh) 2005-11-30 2006-08-30 电路模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005346825A JP2007157763A (ja) 2005-11-30 2005-11-30 回路モジュール

Publications (1)

Publication Number Publication Date
JP2007157763A true JP2007157763A (ja) 2007-06-21

Family

ID=38125948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005346825A Pending JP2007157763A (ja) 2005-11-30 2005-11-30 回路モジュール

Country Status (3)

Country Link
US (1) US20070158830A1 (ja)
JP (1) JP2007157763A (ja)
CN (1) CN1976024A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965711B1 (ko) * 2008-05-09 2010-06-24 삼성에스디아이 주식회사 배터리 팩
JP2010098077A (ja) * 2008-10-15 2010-04-30 Mitsumi Electric Co Ltd 回路モジュールの製造方法
JP5949667B2 (ja) 2013-06-03 2016-07-13 株式会社デンソー モールドパッケージおよびその製造方法
DE102019216720A1 (de) * 2019-10-30 2021-05-06 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erzeugen eines Elektronikmoduls

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192146A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp 半導体装置用基板
JPH10150290A (ja) * 1996-11-19 1998-06-02 Hitachi Ltd 樹脂封止材およびそれを使用した半導体装置並びにその製造方法
JP2002280468A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 高周波モジュールおよびその製造方法
JP2002280402A (ja) * 2001-03-22 2002-09-27 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602343B2 (ja) * 1990-05-07 1997-04-23 三菱電機株式会社 Ｉｃカード
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JPH1117099A (ja) * 1996-11-12 1999-01-22 T I F:Kk メモリモジュール
DE10043127A1 (de) * 1999-08-31 2001-08-30 Rohm Co Ltd Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
TW503538B (en) * 2000-12-30 2002-09-21 Siliconware Precision Industries Co Ltd BGA semiconductor package piece with vertically integrated passive elements
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
US7166917B2 (en) * 2005-01-05 2007-01-23 Advanced Semiconductor Engineering Inc. Semiconductor package having passive component disposed between semiconductor device and substrate
TWI249772B (en) * 2005-06-07 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device for accommodating large chip, fabrication method thereof, and carrier used in the semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192146A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp 半導体装置用基板
JPH10150290A (ja) * 1996-11-19 1998-06-02 Hitachi Ltd 樹脂封止材およびそれを使用した半導体装置並びにその製造方法
JP2002280468A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 高周波モジュールおよびその製造方法
JP2002280402A (ja) * 2001-03-22 2002-09-27 Hitachi Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法

Also Published As

Publication number Publication date
US20070158830A1 (en) 2007-07-12
CN1976024A (zh) 2007-06-06

Similar Documents

Publication Publication Date Title
US8304268B2 (en) Fabrication method of semiconductor package structure
JP2012182491A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2012015185A (ja) 半導体記憶装置
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
JP2007207802A (ja) 電子回路モジュールとその製造方法
US10186366B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication merhod thereof
JP4551461B2 (ja) 半導体装置とこれを備えた通信機器及び電子機器
JP2007157763A (ja) 回路モジュール
KR100494474B1 (ko) 카메라 모듈 및 그 제조방법
KR101172678B1 (ko) 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
KR20130034310A (ko) 인쇄회로기판 어셈블리
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
US7754535B2 (en) Method of manufacturing chip integrated substrate
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2021015960A (ja) バッテリ保護回路パッケージ及びその製造方法
JP2008270301A (ja) 半導体装置
JP4273910B2 (ja) 表面実装型圧電発振器及びその製造方法
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
EP1179872A1 (en) Circuit module for protecting a rechargeable battery and method of manufacture thereof
JP2011151109A (ja) 半導体装置およびその製造方法
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
JP2007317837A (ja) 電子回路基板及び電子回路基板の製造方法
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법
JP2004165525A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419