JP2001085609A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001085609A JP2001085609A JP26364599A JP26364599A JP2001085609A JP 2001085609 A JP2001085609 A JP 2001085609A JP 26364599 A JP26364599 A JP 26364599A JP 26364599 A JP26364599 A JP 26364599A JP 2001085609 A JP2001085609 A JP 2001085609A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- semiconductor
- semiconductor device
- chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000011347 resin Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 229920001971 elastomer Polymers 0.000 claims abstract description 16
- 239000000806 elastomer Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 claims 2
- 229910000679 solder Inorganic materials 0.000 abstract description 12
- 239000011159 matrix material Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000010931 gold Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 2個の半導体チップを樹脂封止する半導体装
置の薄型化を推進する。また、この半導体装置の基板と
半導体チップとの熱膨張係数差に起因する半田接続寿命
の低下を抑制する。 【解決手段】 本発明のCSPは、互いの裏面が対向す
るように積層した2枚のチップ1A、1Aをエラストマ
ー・シート4を介してベース基板5の上面に固着し、モ
ールド樹脂2で封止する。エラストマー・シート4は、
ベース基板5よりも弾性が高い材料からなり、CSPを
実装する基板とチップ1Aとの熱膨張係数差によって生
じるストレスを緩和、吸収し、バンプ電極9の接続寿命
の低下を抑制する。2枚のチップ1A、1Aは、ワイヤ
8A、8Bを介してベース基板5の一面に形成されたC
u配線6と電気的に接続される。
置の薄型化を推進する。また、この半導体装置の基板と
半導体チップとの熱膨張係数差に起因する半田接続寿命
の低下を抑制する。 【解決手段】 本発明のCSPは、互いの裏面が対向す
るように積層した2枚のチップ1A、1Aをエラストマ
ー・シート4を介してベース基板5の上面に固着し、モ
ールド樹脂2で封止する。エラストマー・シート4は、
ベース基板5よりも弾性が高い材料からなり、CSPを
実装する基板とチップ1Aとの熱膨張係数差によって生
じるストレスを緩和、吸収し、バンプ電極9の接続寿命
の低下を抑制する。2枚のチップ1A、1Aは、ワイヤ
8A、8Bを介してベース基板5の一面に形成されたC
u配線6と電気的に接続される。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、2枚の半導体チップを積層
して単一のパッケージに樹脂封止した半導体装置に適用
して有効な技術に関するものである。
その製造技術に関し、特に、2枚の半導体チップを積層
して単一のパッケージに樹脂封止した半導体装置に適用
して有効な技術に関するものである。
【0002】
【従来の技術】DRAM(Dynamic Random Access Memor
y)やフラッシュメモリなどのメモリLSIを高密度に実
装することを目的として、複数枚の半導体チップを積層
して樹脂封止したパッケージ構造が種々提案されてい
る。
y)やフラッシュメモリなどのメモリLSIを高密度に実
装することを目的として、複数枚の半導体チップを積層
して樹脂封止したパッケージ構造が種々提案されてい
る。
【0003】例えば特開平11−54537号公報は、
裏面(回路が形成されていない面)を研磨して肉薄化し
た2枚の半導体チップの裏面同士を向き合わせて接合
し、これら2枚の半導体チップを、TABテープの一面
に形成されたリードパターンと共に樹脂封止したパッケ
ージ構造を開示している。
裏面(回路が形成されていない面)を研磨して肉薄化し
た2枚の半導体チップの裏面同士を向き合わせて接合
し、これら2枚の半導体チップを、TABテープの一面
に形成されたリードパターンと共に樹脂封止したパッケ
ージ構造を開示している。
【0004】上記2枚の半導体チップの一方とリードパ
ターンとは、金属ワイヤによって電気的に接続され、も
う一枚の半導体チップとリードパターンとはワイヤを介
さずに直接接合されている。このパッケージの外部接続
端子は、TABテープの他面に形成された半田ボールに
よって構成され、パッケージの外形寸法を半導体チップ
の外形寸法とほぼ同じにすることを可能としている。
ターンとは、金属ワイヤによって電気的に接続され、も
う一枚の半導体チップとリードパターンとはワイヤを介
さずに直接接合されている。このパッケージの外部接続
端子は、TABテープの他面に形成された半田ボールに
よって構成され、パッケージの外形寸法を半導体チップ
の外形寸法とほぼ同じにすることを可能としている。
【0005】特開平11−74421号公報は、樹脂テ
ープの両面にリード(導体回路パターン)を形成した回
路基板の両面に半導体チップを接合すると共に、中央に
開口部を備えた絶縁性の支持基板によってこの回路基板
を支持し、回路基板およびその両面に接合された2枚の
半導体チップを樹脂封止したパッケージ構造を開示して
いる。
ープの両面にリード(導体回路パターン)を形成した回
路基板の両面に半導体チップを接合すると共に、中央に
開口部を備えた絶縁性の支持基板によってこの回路基板
を支持し、回路基板およびその両面に接合された2枚の
半導体チップを樹脂封止したパッケージ構造を開示して
いる。
【0006】上記回路基板の上面に接合された第1の半
導体チップは、この回路基板の上面に形成されたリード
に、回路基板の下面に接合された第2の半導体チップ
は、回路基板の下面に形成されたリードにそれぞれボン
ディングワイヤを介して電気的に接続されている。ま
た、回路基板を支持する支持基板の下面には、上記リー
ドに電気的に接続された半田ボールが設けられ、このパ
ッケージの外部接続端子を構成している。さらに、回路
基板の上面に接合された第1の半導体チップは、トラン
スファモールドによって形成された第1の樹脂によって
封止され、回路基板の下面に接合された第2の半導体チ
ップは、ポッティングモールドによって形成された第2
の樹脂によって封止されている。
導体チップは、この回路基板の上面に形成されたリード
に、回路基板の下面に接合された第2の半導体チップ
は、回路基板の下面に形成されたリードにそれぞれボン
ディングワイヤを介して電気的に接続されている。ま
た、回路基板を支持する支持基板の下面には、上記リー
ドに電気的に接続された半田ボールが設けられ、このパ
ッケージの外部接続端子を構成している。さらに、回路
基板の上面に接合された第1の半導体チップは、トラン
スファモールドによって形成された第1の樹脂によって
封止され、回路基板の下面に接合された第2の半導体チ
ップは、ポッティングモールドによって形成された第2
の樹脂によって封止されている。
【0007】
【発明が解決しようとする課題】2枚の半導体チップを
積層して樹脂封止したパッケージを半田ボールを介して
基板に実装する従来のパッケージ構造は、半導体チップ
と基板との熱膨張係数差によって生じるストレスによっ
て半田の接続寿命が低下し易い。また、TABリードを
用いた構造では、ボンディングパッドのレイアウトや外
形寸法の異なる異種の半導体チップを自在に組み合わせ
て積層することが難しい。さらに、製造工程も煩雑で、
コストの低減を図ることも難しい。
積層して樹脂封止したパッケージを半田ボールを介して
基板に実装する従来のパッケージ構造は、半導体チップ
と基板との熱膨張係数差によって生じるストレスによっ
て半田の接続寿命が低下し易い。また、TABリードを
用いた構造では、ボンディングパッドのレイアウトや外
形寸法の異なる異種の半導体チップを自在に組み合わせ
て積層することが難しい。さらに、製造工程も煩雑で、
コストの低減を図ることも難しい。
【0008】本発明の目的は、2個の半導体チップを積
層して樹脂封止する半導体装置において、半導体チップ
と基板との熱膨張係数差による半田接続寿命の低下を抑
制する技術を提供することにある。
層して樹脂封止する半導体装置において、半導体チップ
と基板との熱膨張係数差による半田接続寿命の低下を抑
制する技術を提供することにある。
【0009】本発明の他の目的は、2個の半導体チップ
を積層して樹脂封止する半導体装置において、同一種類
のチップだけでなく、ボンディングパッドのレイアウト
や外形寸法の異なる異種チップを自在に組み合わせて2
段に積層することを可能にする技術を提供することにあ
る。
を積層して樹脂封止する半導体装置において、同一種類
のチップだけでなく、ボンディングパッドのレイアウト
や外形寸法の異なる異種チップを自在に組み合わせて2
段に積層することを可能にする技術を提供することにあ
る。
【0010】本発明の他の目的は、2個の半導体チップ
を積層して樹脂封止する半導体装置の製造コストを低減
する技術を提供することにある。
を積層して樹脂封止する半導体装置の製造コストを低減
する技術を提供することにある。
【0011】本発明の他の目的は、2個の半導体チップ
を積層して樹脂封止する半導体装置の小型化、薄型化を
推進する技術を提供することにある。
を積層して樹脂封止する半導体装置の小型化、薄型化を
推進する技術を提供することにある。
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0014】本発明の半導体装置は、それぞれの裏面が
対向するように積層された第1および第2半導体チップ
と、一面に前記第1半導体チップの主面が固着され、前
記第1半導体チップの前記主面に形成されたボンディン
グパッドと対向する領域に開孔が形成されたベース基板
と、前記第1半導体チップの前記ボンディングパッドお
よび前記ベース基板の第1配線を電気的に接続する第1
ワイヤと、前記第2半導体チップの主面に形成されたボ
ンディングパッドおよび前記ベース基板の第2配線を電
気的に接続する第2ワイヤと、前記ベース基板の他面に
接続され、前記第1または第2配線に電気的に接続され
たバンプ電極と、前記第1および第2半導体チップを封
止する樹脂とを備えている。
対向するように積層された第1および第2半導体チップ
と、一面に前記第1半導体チップの主面が固着され、前
記第1半導体チップの前記主面に形成されたボンディン
グパッドと対向する領域に開孔が形成されたベース基板
と、前記第1半導体チップの前記ボンディングパッドお
よび前記ベース基板の第1配線を電気的に接続する第1
ワイヤと、前記第2半導体チップの主面に形成されたボ
ンディングパッドおよび前記ベース基板の第2配線を電
気的に接続する第2ワイヤと、前記ベース基板の他面に
接続され、前記第1または第2配線に電気的に接続され
たバンプ電極と、前記第1および第2半導体チップを封
止する樹脂とを備えている。
【0015】本発明の半導体装置は、上記第1半導体チ
ップと前記ベース基板との間に、前記ベース基板よりも
弾性が高い材料からなるシートが介在している。
ップと前記ベース基板との間に、前記ベース基板よりも
弾性が高い材料からなるシートが介在している。
【0016】本発明の半導体装置の製造方法は、以下の
工程を有している; (a)第1および第2半導体チップと、一部に開孔が形
成されたベース基板とを用意する工程、(b)前記第1
半導体チップの主面に形成されたボンディングパッドと
前記ベース基板の前記開孔とが対向するように、前記第
1半導体チップの主面を前記ベース基板の一面に固着さ
せる工程、(c)前記第1半導体チップの裏面に前記第
2半導体チップの裏面を固着させる工程、(d)前記第
1半導体チップの主面に形成された前記ボンディングパ
ッドと前記ベース基板に形成された第1配線とを、第1
ワイヤを介して電気的に接続する工程、(e)前記第2
半導体チップの主面に形成されたボンディングパッドと
前記ベース基板に形成された第2配線とを、第2ワイヤ
を介して電気的に接続する工程、(f)前記第1および
第2半導体チップを樹脂封止する工程、(g)前記ベー
ス基板の他面にバンプ電極を接続する工程。
工程を有している; (a)第1および第2半導体チップと、一部に開孔が形
成されたベース基板とを用意する工程、(b)前記第1
半導体チップの主面に形成されたボンディングパッドと
前記ベース基板の前記開孔とが対向するように、前記第
1半導体チップの主面を前記ベース基板の一面に固着さ
せる工程、(c)前記第1半導体チップの裏面に前記第
2半導体チップの裏面を固着させる工程、(d)前記第
1半導体チップの主面に形成された前記ボンディングパ
ッドと前記ベース基板に形成された第1配線とを、第1
ワイヤを介して電気的に接続する工程、(e)前記第2
半導体チップの主面に形成されたボンディングパッドと
前記ベース基板に形成された第2配線とを、第2ワイヤ
を介して電気的に接続する工程、(f)前記第1および
第2半導体チップを樹脂封止する工程、(g)前記ベー
ス基板の他面にバンプ電極を接続する工程。
【0017】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において、同一の部材には同一の符号を付し、
その繰り返しの説明は省略する。
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において、同一の部材には同一の符号を付し、
その繰り返しの説明は省略する。
【0018】(実施の形態1)図1は、本実施形態の半
導体装置を示す平面図、図2は、この半導体装置の基板
実装面(下面)を示す平面図、図3は、この半導体装置
の断面図である。
導体装置を示す平面図、図2は、この半導体装置の基板
実装面(下面)を示す平面図、図3は、この半導体装置
の断面図である。
【0019】本実施形態の半導体装置は、2段に積層し
た半導体チップ(以下、単にチップという)1A、1A
をモールド樹脂2で封止したファン・イン・アウト(Fan
-in/out)型のCSP(Chip Size Package) である。
た半導体チップ(以下、単にチップという)1A、1A
をモールド樹脂2で封止したファン・イン・アウト(Fan
-in/out)型のCSP(Chip Size Package) である。
【0020】モールド樹脂2で封止された2枚のチップ
1A、1Aは、それぞれの裏面が対向するように積層さ
れ、接着剤3によって固着されている。すなわち、下層
のチップ(第1半導体チップ)1Aは、その下面が回路
形成面(主面)となっており、上層のチップ(第2半導
体チップ)1Aは、その上面が回路形成面となってい
る。これらのチップ1A、1Aは、互いに同一の外形寸
法を有し、それぞれの回路形成面には、例えば64メガ
ビット(Mbit)または256メガビットの大容量DRA
Mが形成されている。また、これらのチップ1A、1A
の回路形成面の中央部には、ボンディングパッドBPが
形成されている。すなわち、これらのチップ1A、1A
は、回路形成面の中央部にボンディングパッドBPを配
置するセンターパッド方式を採用している。
1A、1Aは、それぞれの裏面が対向するように積層さ
れ、接着剤3によって固着されている。すなわち、下層
のチップ(第1半導体チップ)1Aは、その下面が回路
形成面(主面)となっており、上層のチップ(第2半導
体チップ)1Aは、その上面が回路形成面となってい
る。これらのチップ1A、1Aは、互いに同一の外形寸
法を有し、それぞれの回路形成面には、例えば64メガ
ビット(Mbit)または256メガビットの大容量DRA
Mが形成されている。また、これらのチップ1A、1A
の回路形成面の中央部には、ボンディングパッドBPが
形成されている。すなわち、これらのチップ1A、1A
は、回路形成面の中央部にボンディングパッドBPを配
置するセンターパッド方式を採用している。
【0021】上記2枚のチップ1A、1Aは、下層のチ
ップ1Aの下面に接着されたエラストマー・シート4を
介してベース基板5の上面に固着されている。ベース基
板5は、モールド樹脂2の外形寸法と同じか、またはわ
ずかに大きい外形寸法を有するポリイミドなどの樹脂テ
ープからなり、その一面(上面)にはCu配線6が形成
されている。ベース基板5の中央部、すなわち下層のチ
ップ1AのボンディングパッドBPと対向する領域に
は、後述するワイヤ8Aを通すための開孔7が形成され
ている。
ップ1Aの下面に接着されたエラストマー・シート4を
介してベース基板5の上面に固着されている。ベース基
板5は、モールド樹脂2の外形寸法と同じか、またはわ
ずかに大きい外形寸法を有するポリイミドなどの樹脂テ
ープからなり、その一面(上面)にはCu配線6が形成
されている。ベース基板5の中央部、すなわち下層のチ
ップ1AのボンディングパッドBPと対向する領域に
は、後述するワイヤ8Aを通すための開孔7が形成され
ている。
【0022】下層のチップ1Aとベース基板5との間に
介在する上記エラストマー・シート4は、上記ベース基
板5よりも弾性が高い材料、例えば高弾性ポリイミド樹
脂または多孔質フッ素樹脂などからなる。このエラスト
マー・シート4は、無機系材料である単結晶シリコンの
チップ1Aとそれよりも熱膨張係数が大きい有機系材料
であるベース基板5や後述するモジュール基板21との
熱膨張係数差によって生じるストレスを緩和、吸収する
ための緩衝部材である。
介在する上記エラストマー・シート4は、上記ベース基
板5よりも弾性が高い材料、例えば高弾性ポリイミド樹
脂または多孔質フッ素樹脂などからなる。このエラスト
マー・シート4は、無機系材料である単結晶シリコンの
チップ1Aとそれよりも熱膨張係数が大きい有機系材料
であるベース基板5や後述するモジュール基板21との
熱膨張係数差によって生じるストレスを緩和、吸収する
ための緩衝部材である。
【0023】上記ベース基板5の一面に形成されたCu
配線6の一部(第1配線)と下層のチップ1Aのボンデ
ィングパッドBPとは、Au(金)やAl(アルミニウ
ム)などの低抵抗金属からなるワイヤ(第1ワイヤ)8
Aを介して電気的に接続されている。ワイヤ8Aは、ベ
ース基板5に形成された前記開孔7を通じてCu配線と
ボンディングパッドBPとを接続している。
配線6の一部(第1配線)と下層のチップ1Aのボンデ
ィングパッドBPとは、Au(金)やAl(アルミニウ
ム)などの低抵抗金属からなるワイヤ(第1ワイヤ)8
Aを介して電気的に接続されている。ワイヤ8Aは、ベ
ース基板5に形成された前記開孔7を通じてCu配線と
ボンディングパッドBPとを接続している。
【0024】また、ベース基板5の一面に形成されたC
u配線6の他の一部(第2配線)と上層のチップ1Aの
ボンディングパッドBPとは、上記ワイヤ8Aよりも長
いワイヤ(第2ワイヤ)8Bを介して電気的に接続され
ている。これらのワイヤ8A、8Bは、2枚のチップ1
A、1Aおよびエラストマー・シート4と共に、前記モ
ールド樹脂2によって封止されている。
u配線6の他の一部(第2配線)と上層のチップ1Aの
ボンディングパッドBPとは、上記ワイヤ8Aよりも長
いワイヤ(第2ワイヤ)8Bを介して電気的に接続され
ている。これらのワイヤ8A、8Bは、2枚のチップ1
A、1Aおよびエラストマー・シート4と共に、前記モ
ールド樹脂2によって封止されている。
【0025】ベース基板5の下面には、中央部のモール
ド樹脂2で覆われた領域の外側に、CSPの外部接続端
子を構成する多数のバンプ電極9がエリア・アレイ状に
配置されている。これらのバンプ電極9は、例えば半田
ボールからなり、ベース基板5に形成されたCu配線6
の下面に直接接続されている。
ド樹脂2で覆われた領域の外側に、CSPの外部接続端
子を構成する多数のバンプ電極9がエリア・アレイ状に
配置されている。これらのバンプ電極9は、例えば半田
ボールからなり、ベース基板5に形成されたCu配線6
の下面に直接接続されている。
【0026】次に、上記のように構成されたCSPの製
造方法を図4〜図17を用いて工程順に説明する。
造方法を図4〜図17を用いて工程順に説明する。
【0027】図4は、CSPの製造に用いるマトリクス
基板10を示す平面図である。このマトリクス基板10
は、細長いスリット状の開孔7が所定の間隔をおいて形
成された厚さ50〜75μm 程度の薄いポリイミド樹脂
テープからなる。図の破線によって区画された四角形の
領域のそれぞれは、CSP1個分の占有領域であり、後
の工程でマトリクス基板1をこの破線に沿って切断する
ことにより、前述したベース基板5となる。マトリクス
基板10は、長尺のテープとなっており、図にはその一
部(CSP約8個分の領域)が示されている。
基板10を示す平面図である。このマトリクス基板10
は、細長いスリット状の開孔7が所定の間隔をおいて形
成された厚さ50〜75μm 程度の薄いポリイミド樹脂
テープからなる。図の破線によって区画された四角形の
領域のそれぞれは、CSP1個分の占有領域であり、後
の工程でマトリクス基板1をこの破線に沿って切断する
ことにより、前述したベース基板5となる。マトリクス
基板10は、長尺のテープとなっており、図にはその一
部(CSP約8個分の領域)が示されている。
【0028】図5は、図4のV−V線に沿ったCSP約
1個分の領域を示すマトリクス基板10の断面図であ
る。図示のように、マトリクス基板10の一面には、前
述したCu配線6が形成されている。このCu配線6
は、例えばベース基板5に貼り付けた厚さ20μm 程度
の電解Cu箔または圧延Cu箔をエッチングすることに
よって形成され、そのボンディングエリアおよびバンプ
電極接続エリアの表面には、AuまたはAu/Ni(ニ
ッケル)のメッキが施されている。
1個分の領域を示すマトリクス基板10の断面図であ
る。図示のように、マトリクス基板10の一面には、前
述したCu配線6が形成されている。このCu配線6
は、例えばベース基板5に貼り付けた厚さ20μm 程度
の電解Cu箔または圧延Cu箔をエッチングすることに
よって形成され、そのボンディングエリアおよびバンプ
電極接続エリアの表面には、AuまたはAu/Ni(ニ
ッケル)のメッキが施されている。
【0029】図6は、上記マトリクス基板10に搭載さ
れるチップ1Aの回路形成面を示す平面図である。図示
のように、チップ1Aの回路形成面の中央部には、前述
した多数のボンディングパッドBPが長辺方向に沿って
一列に配置されている。このチップ1Aは、あらかじめ
その裏面を研磨してその厚さを200μm 以下、望まし
くは100μm 以下にまで薄くしておく。
れるチップ1Aの回路形成面を示す平面図である。図示
のように、チップ1Aの回路形成面の中央部には、前述
した多数のボンディングパッドBPが長辺方向に沿って
一列に配置されている。このチップ1Aは、あらかじめ
その裏面を研磨してその厚さを200μm 以下、望まし
くは100μm 以下にまで薄くしておく。
【0030】CSPを製造するには、まず図7および図
8に示すように、チップ1Aとほぼ同じ外形寸法となる
ように裁断した厚さ100μm 程度のエラストマー・シ
ート4をマトリクス基板10の一面に貼り付ける。エラ
ストマー・シート4の両面には、例えばアクリル/エポ
キシ樹脂系の接着剤(図示せず)を塗布しておく。
8に示すように、チップ1Aとほぼ同じ外形寸法となる
ように裁断した厚さ100μm 程度のエラストマー・シ
ート4をマトリクス基板10の一面に貼り付ける。エラ
ストマー・シート4の両面には、例えばアクリル/エポ
キシ樹脂系の接着剤(図示せず)を塗布しておく。
【0031】次に、図9および図10に示すように、エ
ラストマー・シート4の上面に第1のチップ1Aの回路
形成面を貼り付ける。あるいは、まずエラストマー・シ
ート4の一面に第1のチップ1Aの回路形成面を貼り付
け、その後、このエラストマー・シート4の他面をマト
リクス基板1に貼り付けてもよい。
ラストマー・シート4の上面に第1のチップ1Aの回路
形成面を貼り付ける。あるいは、まずエラストマー・シ
ート4の一面に第1のチップ1Aの回路形成面を貼り付
け、その後、このエラストマー・シート4の他面をマト
リクス基板1に貼り付けてもよい。
【0032】次に、図11に示すように、上記第1のチ
ップ1Aの裏面(上面)に第2のチップ1Aの裏面を重
ね合わせ、Agペーストなどの接着剤3によって両者の
裏面同士を固着した後、図12に示すように、ワイヤボ
ンディング装置のステージ20上にマトリクス基板10
を位置決めし、第1のチップ1Aのボンディングパッド
BPと対応するCu配線6とをワイヤ8Aで電気的に接
続する。
ップ1Aの裏面(上面)に第2のチップ1Aの裏面を重
ね合わせ、Agペーストなどの接着剤3によって両者の
裏面同士を固着した後、図12に示すように、ワイヤボ
ンディング装置のステージ20上にマトリクス基板10
を位置決めし、第1のチップ1Aのボンディングパッド
BPと対応するCu配線6とをワイヤ8Aで電気的に接
続する。
【0033】次に、図13に示すように、マトリクス基
板10の上下面を反転させ、第2のチップ1Aのボンデ
ィングパッドBPと対応するCu配線6とをワイヤ8B
で電気的に接続する。このとき、Cu配線6の表面にワ
イヤ8Bの一端を接続(ファースト・ボンディング)し
てからボンディングパッドBPの表面にワイヤ8Bの他
端を接続(セカンド・ボンディング)するリバース・ボ
ンディング方式を採用することにより、長いワイヤ8B
のループ高さを低くすることができる。
板10の上下面を反転させ、第2のチップ1Aのボンデ
ィングパッドBPと対応するCu配線6とをワイヤ8B
で電気的に接続する。このとき、Cu配線6の表面にワ
イヤ8Bの一端を接続(ファースト・ボンディング)し
てからボンディングパッドBPの表面にワイヤ8Bの他
端を接続(セカンド・ボンディング)するリバース・ボ
ンディング方式を採用することにより、長いワイヤ8B
のループ高さを低くすることができる。
【0034】なお、上記した工程では、マトリクス基板
10の一面に2枚のチップ1A、1Aを搭載してからワ
イヤ8A、8Bのボンディングを行ったが、図14に示
すように、マトリクス基板10の一面にエラストマー・
シート4を挟んで第1のチップ1Aを搭載した後、この
チップ1AのボンディングパッドBPとCu配線6とを
ワイヤ8Aで接続し、次に、図15に示すように、第1
のチップ1Aの上面に第2のチップ1Aを積層した後、
第2のチップ1AのボンディングパッドBPとCu配線
6とをワイヤ8Bで接続してもよい。
10の一面に2枚のチップ1A、1Aを搭載してからワ
イヤ8A、8Bのボンディングを行ったが、図14に示
すように、マトリクス基板10の一面にエラストマー・
シート4を挟んで第1のチップ1Aを搭載した後、この
チップ1AのボンディングパッドBPとCu配線6とを
ワイヤ8Aで接続し、次に、図15に示すように、第1
のチップ1Aの上面に第2のチップ1Aを積層した後、
第2のチップ1AのボンディングパッドBPとCu配線
6とをワイヤ8Bで接続してもよい。
【0035】次に、図16、図17に示すように、上記
マトリクス基板10を図示しないモールド金型に装着
し、2枚のチップ1A、1A、ワイヤ8A、8Bおよび
エラストマー・シート4をモールド樹脂2で一括封止す
る。モールド樹脂2は、例えばシリカが含有されたエポ
キシ系樹脂からなる。
マトリクス基板10を図示しないモールド金型に装着
し、2枚のチップ1A、1A、ワイヤ8A、8Bおよび
エラストマー・シート4をモールド樹脂2で一括封止す
る。モールド樹脂2は、例えばシリカが含有されたエポ
キシ系樹脂からなる。
【0036】その後、マトリクス基板10の下面に露出
したCu配線6にバンプ電極9を接続し、続いてマトリ
クス基板10を前記図4に示した破線に沿って切断する
ことにより、前記図1〜図3に示す本実施形態のCSP
が完成する。バンプ電極9は、例えばSn(63%)/
Pn(37%)共晶合金からなる直径300μm 〜40
0μm 程度の半田ボールからなる。バンプ電極9の材料
には、Sn/Pn合金半田の他、Sn系合金半田、高融
点半田、Auメッキ付きNi合金などを使用することも
できる。
したCu配線6にバンプ電極9を接続し、続いてマトリ
クス基板10を前記図4に示した破線に沿って切断する
ことにより、前記図1〜図3に示す本実施形態のCSP
が完成する。バンプ電極9は、例えばSn(63%)/
Pn(37%)共晶合金からなる直径300μm 〜40
0μm 程度の半田ボールからなる。バンプ電極9の材料
には、Sn/Pn合金半田の他、Sn系合金半田、高融
点半田、Auメッキ付きNi合金などを使用することも
できる。
【0037】このように、本実施の形態によれば、DR
AMが形成された2枚のチップ1A、1Aを積層してモ
ールド樹脂2で封止したことにより、実質的に2倍の容
量のDRAMパッケージを実現することができる。
AMが形成された2枚のチップ1A、1Aを積層してモ
ールド樹脂2で封止したことにより、実質的に2倍の容
量のDRAMパッケージを実現することができる。
【0038】またこのとき、チップ1Aの裏面を研磨し
てその厚さを200μm 以下まで薄くすることにより、
バンプ電極9の底部からモールド樹脂2の上面までの厚
さが1.4μm 以下の薄型パッケージを実現することが
でき、さらにチップ1Aの厚さを100μm 以下まで薄
くした場合には、厚さが1.2μm 以下の超薄型パッケ
ージを実現することもできる。
てその厚さを200μm 以下まで薄くすることにより、
バンプ電極9の底部からモールド樹脂2の上面までの厚
さが1.4μm 以下の薄型パッケージを実現することが
でき、さらにチップ1Aの厚さを100μm 以下まで薄
くした場合には、厚さが1.2μm 以下の超薄型パッケ
ージを実現することもできる。
【0039】また、ベース基板5の下面にバンプ電極9
をエリア・アレイ状に配置したことにより、チップ1A
のサイズに近い外形寸法を有するCSPを実現すること
ができる。
をエリア・アレイ状に配置したことにより、チップ1A
のサイズに近い外形寸法を有するCSPを実現すること
ができる。
【0040】また、ワイヤボンディング装置やモールド
金型など、従来よりQFP(Quad Flat Package) などの
汎用樹脂パッケージの製造ラインで使われている生産設
備を用いたことにより、安価なコストでCSPを製造す
ることができる。
金型など、従来よりQFP(Quad Flat Package) などの
汎用樹脂パッケージの製造ラインで使われている生産設
備を用いたことにより、安価なコストでCSPを製造す
ることができる。
【0041】図18(a)は、本実施形態のCSPをモ
ジュール基板21の両面に実装したDIMM(Dual In-l
ine Memory Module)の平面図、同図(b)は、同じく側
面図である。
ジュール基板21の両面に実装したDIMM(Dual In-l
ine Memory Module)の平面図、同図(b)は、同じく側
面図である。
【0042】本実施形態のCSPは、小型かつ薄型で、
しかも1個のCSPに2倍の容量のDRAMが封止され
ているので、パソコンやWS(ワークステーション)な
どのメインメモリなどに用いて好適な大容量DIMMを
実現することができる。
しかも1個のCSPに2倍の容量のDRAMが封止され
ているので、パソコンやWS(ワークステーション)な
どのメインメモリなどに用いて好適な大容量DIMMを
実現することができる。
【0043】また、本実施形態のCSPは、チップ1A
とベース基板5との間にエラストマー・シート4を介在
させたことにより、チップ1Aとそれよりも熱膨張係数
が大きい有機系材料であるベース基板5やモジュール基
板21との熱膨張係数差によって生じるストレスをエラ
ストマー・シート4によって緩和、吸収することができ
る。これにより、CSPをモジュール基板21に実装し
た後のバンプ電極9の接続寿命が向上し、信頼性の高い
DIMMを実現することができる。
とベース基板5との間にエラストマー・シート4を介在
させたことにより、チップ1Aとそれよりも熱膨張係数
が大きい有機系材料であるベース基板5やモジュール基
板21との熱膨張係数差によって生じるストレスをエラ
ストマー・シート4によって緩和、吸収することができ
る。これにより、CSPをモジュール基板21に実装し
た後のバンプ電極9の接続寿命が向上し、信頼性の高い
DIMMを実現することができる。
【0044】(実施の形態2)前記実施の形態1では、
回路形成面の中央部にボンディングパッドBPを配置す
るセンターパッド方式のチップ1A、1Aを積層したC
SPについて説明したが、例えば図19に示すような、
回路形成面の長辺に沿って2列にボンディングパッドB
Pが配置されたチップ1Bを使ったCSPを実現するこ
ともできる。
回路形成面の中央部にボンディングパッドBPを配置す
るセンターパッド方式のチップ1A、1Aを積層したC
SPについて説明したが、例えば図19に示すような、
回路形成面の長辺に沿って2列にボンディングパッドB
Pが配置されたチップ1Bを使ったCSPを実現するこ
ともできる。
【0045】図20は、上記チップ1Bを2段に積層し
たCSPの基板実装面(下面)を示す平面図、図21
は、このCSPの断面図である。これらのチップ1B、
1Bの回路形成面には、例えば64メガビット(Mbit
)または256メガビットの大容量フラッシュメモリ
が形成されている。このCSPは、前記実施の形態1で
説明した方法に準じて製造することができる。
たCSPの基板実装面(下面)を示す平面図、図21
は、このCSPの断面図である。これらのチップ1B、
1Bの回路形成面には、例えば64メガビット(Mbit
)または256メガビットの大容量フラッシュメモリ
が形成されている。このCSPは、前記実施の形態1で
説明した方法に準じて製造することができる。
【0046】本実施の形態によれば、フラッシュメモリ
が形成された2枚のチップ1B、1Bを積層してモール
ド樹脂2で封止したことにより、実質的に2倍の容量の
フラッシュメモリパッケージを実現することができる。
が形成された2枚のチップ1B、1Bを積層してモール
ド樹脂2で封止したことにより、実質的に2倍の容量の
フラッシュメモリパッケージを実現することができる。
【0047】(実施の形態3)前記実施の形態1、2で
は、同一種類のメモリチップ(1Aまたは1B)を2段
に積層したCSPについて説明したが、例えば図22に
示すような、回路形成面の四辺に沿ってボンディングパ
ッドBPが配置されたチップ1Cと、前記実施の形態1
のチップ1A(または前記実施の形態2のチップ1B)
とを2段に積層したCSPを実現することもできる。図
22に示すチップ1Cを下層に配置する場合は、図22
に示すような、チップ1CのボンディングパッドBPと
対向する領域に4つの開孔7を形成したベース基板5を
使用し、これらの開孔7を通じてベース基板5のCu配
線6とボンディングパッドBPとをワイヤ8Aで結線す
ればよい。
は、同一種類のメモリチップ(1Aまたは1B)を2段
に積層したCSPについて説明したが、例えば図22に
示すような、回路形成面の四辺に沿ってボンディングパ
ッドBPが配置されたチップ1Cと、前記実施の形態1
のチップ1A(または前記実施の形態2のチップ1B)
とを2段に積層したCSPを実現することもできる。図
22に示すチップ1Cを下層に配置する場合は、図22
に示すような、チップ1CのボンディングパッドBPと
対向する領域に4つの開孔7を形成したベース基板5を
使用し、これらの開孔7を通じてベース基板5のCu配
線6とボンディングパッドBPとをワイヤ8Aで結線す
ればよい。
【0048】図24は、上記チップ1Cと前記実施の形
態1のチップ1Aとを2段に積層したCSPの基板実装
面(下面)を示す平面図、図25は、このCSPの断面
図である。
態1のチップ1Aとを2段に積層したCSPの基板実装
面(下面)を示す平面図、図25は、このCSPの断面
図である。
【0049】下層のチップ1Cには、例えばCPUやA
SICなどのロジックLSIが形成され、上層のチップ
1Aには、DRAMが形成されている。ロジックLSI
のような多ピンのチップ1Cを搭載したCSPは、メモ
リチップだけを搭載したCSPに比べて外部接続端子
(バンプ電極9)の数が多くなる。このような場合は、
一面にCu配線6を形成した前記ベース基板5に代え、
例えば図25に示すような、両面にCu配線6を形成し
たガラス布含浸エポキシ樹脂(ガラエポ)基板を使って
ベース基板22を構成してもよい。
SICなどのロジックLSIが形成され、上層のチップ
1Aには、DRAMが形成されている。ロジックLSI
のような多ピンのチップ1Cを搭載したCSPは、メモ
リチップだけを搭載したCSPに比べて外部接続端子
(バンプ電極9)の数が多くなる。このような場合は、
一面にCu配線6を形成した前記ベース基板5に代え、
例えば図25に示すような、両面にCu配線6を形成し
たガラス布含浸エポキシ樹脂(ガラエポ)基板を使って
ベース基板22を構成してもよい。
【0050】本実施形態によれば、ロジックLSIが形
成されたチップ1CとDRAMが形成されたチップ1A
とを2段に積層することにより、高機能なシステムLS
Iを一個のパッケージで実現することができる。その
際、ベース基板22のCu配線5のレイアウトを最適化
することにより、高速、高性能のシステムLSIを実現
することもできる。
成されたチップ1CとDRAMが形成されたチップ1A
とを2段に積層することにより、高機能なシステムLS
Iを一個のパッケージで実現することができる。その
際、ベース基板22のCu配線5のレイアウトを最適化
することにより、高速、高性能のシステムLSIを実現
することもできる。
【0051】これにより、携帯電話を始めとする各種情
報通信端末機器に実装して好適なCSPを安価に提供す
ることができるので、これら情報通信端末機器の小型
化、軽量化を推進することができる。
報通信端末機器に実装して好適なCSPを安価に提供す
ることができるので、これら情報通信端末機器の小型
化、軽量化を推進することができる。
【0052】なお、本実施形態では、チップ1Cの上部
にそれよりも外形寸法の大きいチップ1Aを積層した
(図24、図25参照)が、図26に示すように、チッ
プ1Cの上部にそれよりも外形寸法の小さいチップ1D
を積層することもできる。
にそれよりも外形寸法の大きいチップ1Aを積層した
(図24、図25参照)が、図26に示すように、チッ
プ1Cの上部にそれよりも外形寸法の小さいチップ1D
を積層することもできる。
【0053】このように、本発明によれば、同一種類の
チップを2段に積層できることは勿論、ボンディングパ
ッドBPのレイアウトや外形寸法の異なる異種チップを
自在に組み合わせて2段に積層することが可能である。
チップを2段に積層できることは勿論、ボンディングパ
ッドBPのレイアウトや外形寸法の異なる異種チップを
自在に組み合わせて2段に積層することが可能である。
【0054】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【0055】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0056】本発明によれば、2個の半導体チップを積
層して樹脂封止する半導体装置において、半導体チップ
と基板との熱膨張係数差による半田接続寿命の低下を抑
制することができる。
層して樹脂封止する半導体装置において、半導体チップ
と基板との熱膨張係数差による半田接続寿命の低下を抑
制することができる。
【0057】本発明によれば、2個の半導体チップを積
層して樹脂封止する半導体装置において、同一種類のチ
ップだけでなく、ボンディングパッドのレイアウトや外
形寸法の異なる異種チップを自在に組み合わせて2段に
積層することが可能となる。
層して樹脂封止する半導体装置において、同一種類のチ
ップだけでなく、ボンディングパッドのレイアウトや外
形寸法の異なる異種チップを自在に組み合わせて2段に
積層することが可能となる。
【0058】本発明によれば、2個の半導体チップを積
層して樹脂封止する半導体装置の製造コストを低減する
ことができる。
層して樹脂封止する半導体装置の製造コストを低減する
ことができる。
【0059】本発明によれば、2個の半導体チップを積
層して樹脂封止する半導体装置の小型化、薄型化を推進
することができる。
層して樹脂封止する半導体装置の小型化、薄型化を推進
することができる。
【0060】本発明によれば、携帯電話を始めとする各
種情報通信端末機器に実装して好適な半導体装置を実現
することができる。
種情報通信端末機器に実装して好適な半導体装置を実現
することができる。
【図1】本発明の一実施形態である半導体装置を示す平
面図である。
面図である。
【図2】本発明の一実施形態である半導体装置の基板実
装面を示す平面図である。
装面を示す平面図である。
【図3】本発明の一実施形態である半導体装置の断面図
である。
である。
【図4】本発明の一実施形態である半導体装置の製造に
用いるマトリクス基板の平面図である。
用いるマトリクス基板の平面図である。
【図5】図4のV−V線に沿ったマトリクス基板の断面
図である。
図である。
【図6】本発明の一実施形態である半導体装置の製造に
用いる半導体チップの回路形成面を示す平面図である。
用いる半導体チップの回路形成面を示す平面図である。
【図7】本発明の一実施形態である半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図8】本発明の一実施形態である半導体装置の製造方
法を示す平面図である。
法を示す平面図である。
【図9】本発明の一実施形態である半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図10】本発明の一実施形態である半導体装置の製造
方法を示す平面図である。
方法を示す平面図である。
【図11】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図12】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図13】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図14】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図15】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図16】本発明の一実施形態である半導体装置の製造
方法を示す平面図である。
方法を示す平面図である。
【図17】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図18】(a)は、本発明の一実施形態である半導体
装置を実装したモジュール基板の平面図、(b)は同じ
く側面図である。
装置を実装したモジュール基板の平面図、(b)は同じ
く側面図である。
【図19】本発明の他の実施形態である半導体装置の製
造に用いる半導体チップの回路形成面を示す平面図であ
る。
造に用いる半導体チップの回路形成面を示す平面図であ
る。
【図20】本発明の他の実施形態である半導体装置の基
板実装面を示す平面図である。
板実装面を示す平面図である。
【図21】本発明の他の実施形態である半導体装置の断
面図である。
面図である。
【図22】本発明の他の実施形態である半導体装置の製
造に用いる半導体チップの回路形成面を示す平面図であ
る。
造に用いる半導体チップの回路形成面を示す平面図であ
る。
【図23】本発明の他の実施形態である半導体装置の製
造に用いるベース基板の平面図である。
造に用いるベース基板の平面図である。
【図24】本発明の他の実施形態である半導体装置の基
板実装面を示す平面図である。
板実装面を示す平面図である。
【図25】本発明の他の実施形態である半導体装置の断
面図である。
面図である。
【図26】本発明の他の実施形態である半導体装置の断
面図である。
面図である。
1A〜1D 半導体チップ 2 モールド樹脂 3 接着剤 4 エラストマー・シート 5 ベース基板 6 Cu配線 7 開孔 8A〜8B ワイヤ 9 バンプ電極 10 マトリクス基板 20 ステージ 21 モジュール基板 22 ベース基板
Claims (13)
- 【請求項1】 それぞれの裏面が対向するように積層さ
れた第1および第2半導体チップと、一面に前記第1半
導体チップの主面が固着され、前記第1半導体チップの
前記主面に形成されたボンディングパッドと対向する領
域に開孔が形成されたベース基板と、前記第1半導体チ
ップの前記ボンディングパッドおよび前記ベース基板の
第1配線を電気的に接続する第1ワイヤと、前記第2半
導体チップの主面に形成されたボンディングパッドおよ
び前記ベース基板の第2配線を電気的に接続する第2ワ
イヤと、前記ベース基板の他面に接続され、前記第1ま
たは第2配線に電気的に接続されたバンプ電極と、前記
第1および第2半導体チップを封止する樹脂とを備えた
ことを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、前
記第1半導体チップと前記ベース基板との間には、前記
ベース基板よりも弾性が高い材料からなるシートが介在
していることを特徴とする半導体装置。 - 【請求項3】 請求項2記載の半導体装置において、前
記シートを構成する材料は、エラストマーまたは多孔質
樹脂であることを特徴とする半導体装置。 - 【請求項4】 請求項1記載の半導体装置において、前
記第1および第2半導体チップは、互いに同一機能の回
路が形成された同一寸法の半導体チップであることを特
徴とする半導体装置。 - 【請求項5】 請求項4記載の半導体装置において、前
記第1および第2半導体チップには、DRAMが形成さ
れていることを特徴とする半導体装置。 - 【請求項6】 請求項4記載の半導体装置において、前
記第1および第2半導体チップには、フラッシュメモリ
が形成されていることを特徴とする半導体装置。 - 【請求項7】 請求項1記載の半導体装置において、前
記第1および第2半導体チップは、互いに異なる機能の
回路が形成された異なる寸法の半導体チップであること
を特徴とする半導体装置。 - 【請求項8】 請求項7記載の半導体装置において、前
記第1および第2半導体チップの一方にはメモリLSI
が形成され、他方にはロジックLSIが形成されている
ことを特徴とする半導体装置。 - 【請求項9】 請求項1記載の半導体装置において、前
記第1および第2半導体チップは、それぞれの厚さが2
00μm 以下であることを特徴とする半導体装置。 - 【請求項10】 請求項1記載の半導体装置において、
前記第1および第2半導体チップは、それぞれの厚さが
100μm 以下であることを特徴とする半導体装置。 - 【請求項11】 以下の工程を有する半導体装置の製造
方法; (a)第1および第2半導体チップと、一部に開孔が形
成されたベース基板とを用意する工程、(b)前記第1
半導体チップの主面に形成されたボンディングパッドと
前記ベース基板の前記開孔とが対向するように、前記第
1半導体チップの主面を前記ベース基板の一面に固着さ
せる工程、(c)前記第1半導体チップの裏面に前記第
2半導体チップの裏面を固着させる工程、(d)前記第
1半導体チップの主面に形成された前記ボンディングパ
ッドと前記ベース基板に形成された第1配線とを、第1
ワイヤを介して電気的に接続する工程、(e)前記第2
半導体チップの主面に形成されたボンディングパッドと
前記ベース基板に形成された第2配線とを、第2ワイヤ
を介して電気的に接続する工程、(f)前記第1および
第2半導体チップを樹脂封止する工程、(g)前記ベー
ス基板の他面にバンプ電極を接続する工程。 - 【請求項12】 請求項11記載の半導体装置の製造方
法において、前記(b)工程で前記第1半導体チップの
主面を前記ベース基板の一面に固着させる際、前記第1
半導体チップの主面と前記ベース基板との間に、前記ベ
ース基板よりも弾性が高い材料からなるシートを介在さ
せることを特徴とする半導体装置の製造方法。 - 【請求項13】 請求項11記載の半導体装置の製造方
法において、前記ベース基板を複数枚の半導体チップが
搭載可能な大面積のモジュール基板で構成し、前記第1
および第2半導体チップを樹脂封止した後、前記モジュ
ール基板をパッケージ単位で切断することによって、前
記ベース基板を得ることを特徴とする半導体装置の製造
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26364599A JP2001085609A (ja) | 1999-09-17 | 1999-09-17 | 半導体装置およびその製造方法 |
KR1020000051849A KR20010030245A (ko) | 1999-09-17 | 2000-09-02 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26364599A JP2001085609A (ja) | 1999-09-17 | 1999-09-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001085609A true JP2001085609A (ja) | 2001-03-30 |
Family
ID=17392367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26364599A Pending JP2001085609A (ja) | 1999-09-17 | 1999-09-17 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2001085609A (ja) |
KR (1) | KR20010030245A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231881A (ja) * | 2001-02-02 | 2002-08-16 | Oki Electric Ind Co Ltd | 半導体チップパッケージ |
KR20040006950A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 중앙 패드를 갖는 반도체 칩들을 적층하여 패키징하는 방법 |
CN1309057C (zh) * | 2003-09-30 | 2007-04-04 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
US7230326B2 (en) | 2004-09-03 | 2007-06-12 | Yamaha Corporation | Semiconductor device and wire bonding chip size package therefor |
JP2008193097A (ja) * | 2007-02-06 | 2008-08-21 | Stats Chippac Ltd | 集積回路パッケージングシステム |
US7459342B2 (en) | 2006-02-22 | 2008-12-02 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
US7592709B2 (en) | 2005-10-27 | 2009-09-22 | Samsung Electronics Co., Ltd. | Board on chip package and method of manufacturing the same |
US7777350B2 (en) | 2007-07-31 | 2010-08-17 | Elpida Memory, Inc. | Semiconductor stack package having wiring extension part which has hole for wiring |
US7969019B2 (en) | 2008-01-21 | 2011-06-28 | Elpida Memory, Inc. | Module with stacked semiconductor devices |
JP2014512694A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ,インコーポレイテッド | 2つ以上のダイのためのマルチダイフェイスダウン積層 |
US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
US9159663B2 (en) | 2010-05-27 | 2015-10-13 | Ps4 Luxco S.A.R.L. | Semiconductor device with respective electrode pad rows and respective external electrodes electrically connected and arranged in the respective end portions of the substrate |
US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3999945B2 (ja) * | 2001-05-18 | 2007-10-31 | 株式会社東芝 | 半導体装置の製造方法 |
KR20030012192A (ko) * | 2001-07-31 | 2003-02-12 | 주식회사 심텍 | 다이 적층형 윈도우 칩 스케일 패키지 |
KR100451510B1 (ko) * | 2002-03-13 | 2004-10-06 | 주식회사 하이닉스반도체 | 적층 칩 패키지의 제조 방법 |
-
1999
- 1999-09-17 JP JP26364599A patent/JP2001085609A/ja active Pending
-
2000
- 2000-09-02 KR KR1020000051849A patent/KR20010030245A/ko not_active Application Discontinuation
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4571320B2 (ja) * | 2001-02-02 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体チップパッケージ |
JP2002231881A (ja) * | 2001-02-02 | 2002-08-16 | Oki Electric Ind Co Ltd | 半導体チップパッケージ |
KR20040006950A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 중앙 패드를 갖는 반도체 칩들을 적층하여 패키징하는 방법 |
CN1309057C (zh) * | 2003-09-30 | 2007-04-04 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
US7230326B2 (en) | 2004-09-03 | 2007-06-12 | Yamaha Corporation | Semiconductor device and wire bonding chip size package therefor |
US7923296B2 (en) | 2005-10-27 | 2011-04-12 | Samsung Electronics Co., Ltd. | Board on chip package and method of manufacturing the same |
US7592709B2 (en) | 2005-10-27 | 2009-09-22 | Samsung Electronics Co., Ltd. | Board on chip package and method of manufacturing the same |
US7459342B2 (en) | 2006-02-22 | 2008-12-02 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
US7838335B2 (en) | 2006-02-22 | 2010-11-23 | Renesas Electronics Corporation | Manufacturing method of semiconductor device with a mold resin having a mold release agent |
JP2008193097A (ja) * | 2007-02-06 | 2008-08-21 | Stats Chippac Ltd | 集積回路パッケージングシステム |
US7777350B2 (en) | 2007-07-31 | 2010-08-17 | Elpida Memory, Inc. | Semiconductor stack package having wiring extension part which has hole for wiring |
US7969019B2 (en) | 2008-01-21 | 2011-06-28 | Elpida Memory, Inc. | Module with stacked semiconductor devices |
US9159663B2 (en) | 2010-05-27 | 2015-10-13 | Ps4 Luxco S.A.R.L. | Semiconductor device with respective electrode pad rows and respective external electrodes electrically connected and arranged in the respective end portions of the substrate |
JP2014512694A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ,インコーポレイテッド | 2つ以上のダイのためのマルチダイフェイスダウン積層 |
US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US10622289B2 (en) | 2011-04-21 | 2020-04-14 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20010030245A (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6531337B1 (en) | Method of manufacturing a semiconductor structure having stacked semiconductor devices | |
US7262506B2 (en) | Stacked mass storage flash memory package | |
JP5259560B2 (ja) | 半導体装置 | |
JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2001085609A (ja) | 半導体装置およびその製造方法 | |
US7656019B2 (en) | Semiconductor device and a manufacturing method of the same | |
JP2001257307A (ja) | 半導体装置 | |
JP2006522478A (ja) | プロセッサ及びメモリパッケージアッセンブリを含む半導体マルチパッケージモジュール | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
KR20060120365A (ko) | 반도체 칩 적층 패키지 | |
JP2009506571A (ja) | インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法 | |
KR20040080912A (ko) | 반도체장치 | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
KR100606295B1 (ko) | 회로 모듈 | |
JP2001223326A (ja) | 半導体装置 | |
JP2008103685A (ja) | 半導体装置及びその製造方法 | |
TWI225291B (en) | Multi-chips module and manufacturing method thereof | |
US20050023654A1 (en) | Method for fabricating semiconductor component with chip on board leadframe | |
JP3415509B2 (ja) | 半導体装置 | |
JP2001156251A (ja) | 半導体装置 | |
US20060231932A1 (en) | Electrical package structure including chip with polymer thereon | |
US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
KR20010025861A (ko) | 적층형 칩 스케일 반도체 패키지 | |
JP2636808B2 (ja) | 半導体装置 | |
KR100709695B1 (ko) | 반도체 패키지 |