JP2013004754A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2013004754A JP2013004754A JP2011134658A JP2011134658A JP2013004754A JP 2013004754 A JP2013004754 A JP 2013004754A JP 2011134658 A JP2011134658 A JP 2011134658A JP 2011134658 A JP2011134658 A JP 2011134658A JP 2013004754 A JP2013004754 A JP 2013004754A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cap
- semiconductor chip
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体チップ10と、前記半導体チップ10を封止するためのキャップ構造とから構成され、前記キャップ構造が、中空構造31と、凹構造21を有し、かつ前記凹構造21の凹部の底面に端面を有し、前記キャップ構造を貫通する貫通電極40と、前記貫通電極40と電気的に接触する接合用金属と、前記凹構造21の外周部に形成され、前記半導体チップ10と前記キャップ20とをシールし、且つ前記貫通電極と電気的に絶縁された凸部22と、前記凸部22の先端の少なくとも一部に形成された前記半導体チップ10との金属的接合部と、を有する半導体パッケージ。
【選択図】図1
Description
(半導体パッケージ)
第1の実施の形態に係る半導体パッケージ1を、図1を参照して説明する。本実施の形態においては、半導体パッケージ1は半導体チップ10の一種であるマイクロ波帯の高周波信号を処理するMMIC(Microwave Monolithic Integrated Circuit)チップと、半導体チップ10を封止するため低抵抗のシリコンキャップ(キャップ構造)20とから構成され、さらにシリコンキャップ20が凹部21(凹構造)、貫通電極40、ハンダバンプ(接合用金属)42、半導体チップ10とシリコンキャップ20とをシールし、かつ前記貫通電極と電気的に絶縁された凸部22、及び金属電極(金属的接合部)23、24、25を有している。
以下、本発明の第2の実施の形態について説明する。
(1)低抵抗シリコンキャップの製造工程:
次に、第2の実施の形態の半導体パッケージの製造方法について、図4−1から図4−5を用いて説明する。図4−1から図4−4は、図1における半導体パッケージ1の主な製造工程を示す図である。
次に、シリコンキャップ20と半導体チップ10との間をシールするため、熱処理後にハンダ接合部分に引っ張り応力を生じさせるべく、図5(a)〜(d)に示すように、半導体チップ10の側のパッド面積を、対向するハンダバンプ42側に露出する貫通電極40の面積よりも大きくとることが望ましい。
最終的に、半導体チップ10(MMIC)は、図7に示すように、キャップ構造を複数有するシリコンウェハ100上へと再構築される。シリコンウェハ100には、キャップ構造が周期的に形成され、各キャップ領域へMMICが位置合せされて配置され、上述したようにボンディングされる。ボンディングされた後、ウェハ表面全体に、MMICの保護膜として、樹脂を塗布する。
10 ・・・半導体チップ
20 ・・・キャップ
21 ・・・凹部(凹構造)
22 ・・・凸部
23 ・・・金属電極(金属的接合部)
24 ・・・金属電極(金属的接合部)
25 ・・・金属電極(金属的接合部)
26 ・・・貫通孔
27 ・・・(低抵抗)シリコン基板
28 ・・・窓
29 ・・・凹部(凹構造)
31 ・・・中空構造(中空部分)
32 ・・・中空部分に対応する窓
40 ・・・貫通電極
41 ・・・(電極)パッド
42 ・・・ハンダバンプ(接合用金属)
44 ・・・窓
45 ・・・熱酸化膜
47 ・・・シード層
50 ・・・レジスト
51 ・・・レジスト
52 ・・・レジスト
53 ・・・レジスト
100・・・シリコンウェハ
101・・・(電極)パッド
231・・・バリアメタル
241・・・バリアメタル
251・・・バリアメタル
Claims (6)
- 半導体チップと、前記半導体チップを封止するためのキャップ構造とから構成され、
前記キャップ構造が、
中空構造と、
凹構造を有し、かつ
前記凹構造の凹部の底面に端面を有し、前記キャップ構造を貫通する貫通電極と、
前記貫通電極と電気的に接触する接合用金属と、
前記凹構造の外周部に形成され、前記半導体チップと前記キャップとをシールし、且つ前記貫通電極と電気的に絶縁された凸部と、
前記凸部の先端の少なくとも一部に形成された前記半導体チップとの金属的接合部と、
を有することを特徴とする半導体パッケージ。 - 前記キャップの材質が、金属的又は1S/m以上の導電率を持つ導電性材料を少なくとも一部に含む材料により構成されていることを特徴とする請求項1記載の半導体パッケージ。
- 前記キャップの材質が、Siを少なくとも一部に含む材料により構成されていることを特徴とする請求項1又は2記載の半導体パッケージ。
- 前記金属接合部の組成として、少なくとも一部にCuを含むことを特徴とする請求項1乃至3いずれか1項記載の半導体パッケージ。
- 前記金属接合部のハンダバンプの直径が、前記ハンダバンプと接触する形で形成されている上下の金属面の、少なくとも一方の面積よりも小さいことを特徴とする請求項1乃至4いずれか1項記載の半導体パッケージ。
- 半導体チップと、前記半導体チップを封止するためのキャップ構造とから構成され、
前記キャップ構造が、
中空構造と、凹構造を有し、かつ
前記凹構造の凹部の底面に端面を有し、前記キャップ構造を貫通する貫通電極と、
前記貫通電極と電気的に接触する接合用金属と、
前記凹構造の外周部に形成され、前記半導体チップと前記キャップとをシールし、且つ前記貫通電極と電気的に絶縁された凸部と、
前記凸部の先端の少なくとも一部に形成された前記半導体チップとの金属的接合部と、
を有する半導体パッケージの製造方法であって、
前記凹構造を、深堀り反応性イオンエッチングにより形成する工程と、
前記貫通電極を、深堀り反応性イオンエッチングにより形成する工程と、
前記貫通電極の前記凹構造側の露出面に電気的に接触する接合用金属を位置合せする工程と、
前記半導体チップと前記貫通電極を接着して、電気的につなげる工程と、
を含むことを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134658A JP2013004754A (ja) | 2011-06-16 | 2011-06-16 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134658A JP2013004754A (ja) | 2011-06-16 | 2011-06-16 | 半導体パッケージ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013004754A true JP2013004754A (ja) | 2013-01-07 |
Family
ID=47672995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011134658A Abandoned JP2013004754A (ja) | 2011-06-16 | 2011-06-16 | 半導体パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013004754A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014143288A (ja) * | 2013-01-23 | 2014-08-07 | Seiko Instruments Inc | 電子デバイス、発振器及び電子デバイスの製造方法 |
US9502367B2 (en) | 2014-03-25 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device including a cap facing a semiconductor chip and a bump electrode provided between the semiconductor chip and the cap |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008256495A (ja) * | 2007-04-04 | 2008-10-23 | Denso Corp | センサ装置 |
JP2009059941A (ja) * | 2007-08-31 | 2009-03-19 | Seiko Instruments Inc | 気密パッケージ及び気密パッケージの製造方法 |
JP2010223640A (ja) * | 2009-03-20 | 2010-10-07 | Denso Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-06-16 JP JP2011134658A patent/JP2013004754A/ja not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008256495A (ja) * | 2007-04-04 | 2008-10-23 | Denso Corp | センサ装置 |
JP2009059941A (ja) * | 2007-08-31 | 2009-03-19 | Seiko Instruments Inc | 気密パッケージ及び気密パッケージの製造方法 |
JP2010223640A (ja) * | 2009-03-20 | 2010-10-07 | Denso Corp | 半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014143288A (ja) * | 2013-01-23 | 2014-08-07 | Seiko Instruments Inc | 電子デバイス、発振器及び電子デバイスの製造方法 |
US9502367B2 (en) | 2014-03-25 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device including a cap facing a semiconductor chip and a bump electrode provided between the semiconductor chip and the cap |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200328191A1 (en) | Stacked package structure and stacked packaging method for chip | |
US9620471B2 (en) | Power semiconductor package with conductive clips | |
US6165820A (en) | Package for electronic devices | |
US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
JP5813552B2 (ja) | 半導体パッケージおよびその製造方法 | |
US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
JP6054188B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2009200067A (ja) | 半導体チップおよび半導体装置 | |
WO2011007507A1 (ja) | 半導体パッケージ用基板および半導体パッケージ用基板の製造方法 | |
KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
JP2006228897A (ja) | 半導体装置 | |
WO2018207583A1 (ja) | 半導体装置およびその製造方法 | |
EP3301712A1 (en) | Semiconductor package assembley | |
JP2013004754A (ja) | 半導体パッケージ及びその製造方法 | |
US10840179B2 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
CN101958292B (zh) | 印刷电路板、封装件及其制造方法 | |
JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
KR101053746B1 (ko) | 반도체 시스템 및 그 제조 방법 | |
KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
KR101018218B1 (ko) | 와이어 본딩 구조체 및 그 제조방법 | |
JP6557481B2 (ja) | 電子装置 | |
JP4963890B2 (ja) | 樹脂封止回路装置 | |
US20110201160A1 (en) | Metal-embedded substrate and method for manufacturing semiconductor package using the same | |
JPH1131696A (ja) | 半導体素子、半導体装置及びその製造方法 | |
JP2008021712A (ja) | 半導体モジュールならびにその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140924 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160205 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20160311 |