JPS6068637A - 半導体のバンプ電極 - Google Patents

半導体のバンプ電極

Info

Publication number
JPS6068637A
JPS6068637A JP58176338A JP17633883A JPS6068637A JP S6068637 A JPS6068637 A JP S6068637A JP 58176338 A JP58176338 A JP 58176338A JP 17633883 A JP17633883 A JP 17633883A JP S6068637 A JPS6068637 A JP S6068637A
Authority
JP
Japan
Prior art keywords
electrode
substrate
melting point
bump
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58176338A
Other languages
English (en)
Inventor
Yutaka Okuaki
奥秋　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP58176338A priority Critical patent/JPS6068637A/ja
Publication of JPS6068637A publication Critical patent/JPS6068637A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はバンプを有する集積回路゛Ｉ′導体素子（以下
Ｉ／Ｃという）をフェースがンドにより一定間隔に基板
に搭載するだめの半導体のバンプ電極に関するものであ
る。
（従来技術） 従来のこの種バンプメッキは第１図〜第３図に示すよう
にＩ／Ｃのアルミ電極配線上に、一般的に知られている
１・・ＡＡ、２・・・Ｃｒ、　３・・・Ｃｕ、　４・・
・Ａｕ　。
５・・・’ｒｉ、６・・・ｐｔの金属を組合せて金属膜
を形成し、その金属膜の面にＳｎ、又はＰｄ　−Ｓｎ　
（半田）又は銀ビールのパンダ金属（以下単にバンプと
いう）７を成長、形成させてバンプＩ／Ｃは構成されて
いる。
なお、バンプはメッキ又はディツノ又はボールを接着さ
せ形成される。どこで８はＳ　＋　０２などの絶縁膜で
あり、９は下地シリコン基板である。寸だ上記金属を組
合せた金属膜は通常４層で２〜３μであシ、バンプの高
さは５０〜１００μ程度である。
このように従来のバンプＩ／Ｃは金属の複合層の膜上に
単一金属バンプを形成していた。なお、単一金属とはバ
ンプ内のどの部分も同一組成であることをいう。
しかし、とのような従来のバンプ°Ｉ／Ｃでは、一般の
バンプ０の高さにバラツキが１０％〜２０チ程度あり、
フェースポンド時にバンプブを溶解、溶着しだ時第４図
〜第６図に示すようにバンプか７ａ。
７ｂ　、７ｃのように異形状態で溶着されＩＣチップが
基板に対して傾斜して接着される場合が生じる。またＩ
／Ｃの接触状態によって溶着強度等にバラツキが発生す
る。
とのように異形状態で溶着される原因は、以下のような
理由によるものと考えられる。
■　バンプは低融点で、機械的に塑性変形しやすい材質
でできていること。
■　バングの高さは前述のように必ずしも均一でなく、
バラツキを有すること。
■　基板に１７々をフェースボンドするときに、機械的
な溶着の圧力が必ずしも均一に、かつ基板チップに対し
て垂直に印加されないとと。
■　基板にＩｌｏをフェースボンドにより溶着した直後
に、フェースボンドのＩｌｏを基板に溶着させる支持具
をＩｌｏから離したときにパンツ０金属の反発力が生じ
、パンｆ７Ｉ？−ルの薄い部分には引張り力が生じるこ
と、 である。
（発明の目的） 本発明の目的は、このような従来の欠点を除去するもの
で、バング０を有するＩｌｏをフェースボンドにより基
板搭載時に基板とＩｌｏとの隙間を１１行にかつ一定間
隔に保った状態で搭載することができるバンプ構造のＩ
ｌｏを提供することである。
（発明の構成） 本発明は２種以上の金属で層状にパップを形成、即ち内
側に高融点材料ゐパンツ電極を、さらにその外側に低融
点制料のバング電極をそれぞれ形成して複合構造とした
ものである。
（実施例） 次にその一実施例を図面により詳細に説明する。
第７図は本発明バンプ電極の一実施例を示す断面図で、
従来と同じ部品には同一の参照符号を伺した。図に示す
ように従来と同じμ層の金属膜１〜４」二に高融点のバ
ンプ電極１０を、さらにその上に、その高融点より低い
低融点のバンゾ電・極１１を形成せしめたものである。
例えば高融点のバンプ電極１０をＣｕで形成し、次に低
融点のバンプ電極１ノを共晶／％ソング　Ｓｎ　４０　
％　、　ｐｂ　ｃ、　０％）で形成すれば、それぞれの
融点が１０８３℃と２３６℃であるから、低融点のバン
プ電極１１の溶解する温度でＩｌｏを基板に溶着すれば
低融点のバング電極１１が先に溶解し、第８図に示すよ
うな状態でＡで示すバングＺ／Ｃは、搭載基板１２に溶
着される。
このように複合構造で構成されたバンプブＩ／Ｃのバン
プを溶解溶着させるとバング電極１Ｇの金属が基板１２
に接触して基板１２とＩｌｏの隙間を一定に保ちバング
電極１１の金属の溶解にＪ：って基板１２とＩｌｏとが
溶着される。従ってバンプの溶着時に第４図〜第６図に
示すような異形状態で■２々が溶着されることはなく、
また土部から適度な力で押えつけることができ、従来の
ように溶解した金属が横にはみ出すことはない。また自
重による溶着の場合に比較して基板１２とＩｌｏの隙間
が調整できる。なお、その形成法としては第９図に示す
ように、例えばフォトレジスト なマスキング剤１３をＩ／Ｃウェノ・」二にコーティン
グし、各チ，７Ｑの最終的なバンプ電極形成部面積より
も２０条〜：３０係小さい窓を明け、Ｃｕメ，キにより
バング０１０を２０〜３０μ位の高さで形成させる。即
ちマスキング剤のコートされた部分は電気が流れないた
め窓部分にＣｕのバングが生長する。次に、このＣｕバ
：／ゾ形成用マスキング剤を剥離して、再度フォトレジ
ストなどのマスキング斉１１１３′をコーティングし、
従来の・ぐンフ０形成と同一の金属膜上で、電極形成部
に窓をコーチインク剤にあけて、低融点材料の・くンプ
電極１ノを半田メッキにより形成する。なお、通常は金
属膜（１〜４）の面積はバング電極１θ，１１のノくン
フ０形成部面積よりも広い。
（発明の効果） 以上述べたように２層の金属で形成された・ぐング■／
Ｃハ、フェースダウンボンディング時に・ぐンプ形成外
部層の金属のみを溶解する事によって内部層の金属は溶
解せずそれらが突起状になり、基板とも接触し、基板と
Ｉｌｏとの隙間を一定に保持できる効果がある。
【図面の簡単な説明】
第１図〜第３図は従来の・ぐンノ電極の断面図、第４図
〜第６図は従来のバング電極によシ基板に溶着した時に
発生するバンプの不良モード、第７図は本発明バンプ電
極の一実施例を示す断面図、第８図は本発明・ぐンゾ電
極を基板に溶着搭載した状態図、第９図、第１０図は本
発明バンブ電極の形成過程を示す説明図である。 １−・ｋｌ　−、２・・・Ｃｒ　−、Ｊ　・・・Ｃｕ　
Ｎ　４−Ａｕ　％　５　・Ｔ＋６・・・Ｐｔ、７・・・
ツク゛シブ、９・・下地シリコン基板、１０・・・高融
点バンプ金属、１ノ・低融点バンブ金属。

Claims (1)

    【特許請求の範囲】
  1. 内側に高融点材料のバンプ電極を、さらにその外側に低
    融点材料のバンプ電極を形成して複合構造としたことを
    特徴とする半導体のバンプ電極。
JP58176338A 1983-09-26 1983-09-26 半導体のバンプ電極 Pending JPS6068637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58176338A JPS6068637A (ja) 1983-09-26 1983-09-26 半導体のバンプ電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58176338A JPS6068637A (ja) 1983-09-26 1983-09-26 半導体のバンプ電極

Publications (1)

Publication Number Publication Date
JPS6068637A true JPS6068637A (ja) 1985-04-19

Family

ID=16011833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58176338A Pending JPS6068637A (ja) 1983-09-26 1983-09-26 半導体のバンプ電極

Country Status (1)

Country Link
JP (1) JPS6068637A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61279138A (ja) * 1985-06-04 1986-12-09 Seiko Instr & Electronics Ltd 半導体装置の実装構造
JPH01238044A (ja) * 1988-03-17 1989-09-22 Nec Corp 半導体装置
EP0766310A3 (en) * 1995-09-27 1999-03-03 International Business Machines Corporation Solder bump structure
US6204164B1 (en) * 1995-08-21 2001-03-20 Mitel Corporation Method of making electrical connections to integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213771A (en) * 1975-07-22 1977-02-02 Mitsubishi Electric Corp Semiconductor unit manufacturing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213771A (en) * 1975-07-22 1977-02-02 Mitsubishi Electric Corp Semiconductor unit manufacturing process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61279138A (ja) * 1985-06-04 1986-12-09 Seiko Instr & Electronics Ltd 半導体装置の実装構造
JPH01238044A (ja) * 1988-03-17 1989-09-22 Nec Corp 半導体装置
US6229220B1 (en) 1995-06-27 2001-05-08 International Business Machines Corporation Bump structure, bump forming method and package connecting body
US6204164B1 (en) * 1995-08-21 2001-03-20 Mitel Corporation Method of making electrical connections to integrated circuit
EP0766310A3 (en) * 1995-09-27 1999-03-03 International Business Machines Corporation Solder bump structure

Similar Documents

Publication Publication Date Title
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US7045388B2 (en) Semiconductor device provided with low melting point metal bumps
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3232872B2 (ja) はんだバンプの形成方法
JPS6068637A (ja) 半導体のバンプ電極
JP3193100B2 (ja) 半導体装置
JPS5958843A (ja) フリツプチツプ用バンプ製造方法
JPH025534A (ja) ペースト塗布用ノズル及びペースト塗布方法
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
Zakel et al. Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3006957B2 (ja) 半導体装置の実装体
JPH0357223A (ja) 半導体装置
JPH03108361A (ja) 半導体集積回路装置
JPH03116838A (ja) 半導体集積回路装置およびその製造方法
JPH09293961A (ja) 電子部品の実装方法
JPH05166881A (ja) フリップチップ実装方法
JPS62234352A (ja) ハンダバンプ電極の形成方法
JPH08236575A (ja) 半導体装置及びその製造方法
JP3308060B2 (ja) 半導体装置の実装方法
JPS5868945A (ja) フリツプチツプボンデイング法
JP2002043491A (ja) 電子部品の製造方法
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JPS58103198A (ja) 電子部品の取付け方法