JPH03142860A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH03142860A JPH03142860A JP1279695A JP27969589A JPH03142860A JP H03142860 A JPH03142860 A JP H03142860A JP 1279695 A JP1279695 A JP 1279695A JP 27969589 A JP27969589 A JP 27969589A JP H03142860 A JPH03142860 A JP H03142860A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- solder preform
- solder
- semiconductor chip
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 175
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000007789 sealing Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 27
- 238000002844 melting Methods 0.000 claims description 18
- 230000008018 melting Effects 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000000155 melt Substances 0.000 claims description 3
- 238000009736 wetting Methods 0.000 description 11
- 238000001816 cooling Methods 0.000 description 8
- 238000005476 soldering Methods 0.000 description 5
- 229910001128 Sn alloy Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910000978 Pb alloy Inorganic materials 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造技術に関し、特に
気密封止（ハーメチック・シール）構造を備えた半導体
集積回路装置に適用して有効な技術に関するものである
。
気密封止（ハーメチック・シール）構造を備えた半導体
集積回路装置に適用して有効な技術に関するものである
。
半導体集積回路装置の実装方式の一つに、ＣＣＢバンブ
を介してパッケージ基板の主面に実装された半導体チッ
プをキャップで気密封止したチップキャリヤ（Ｃｈｉｐ
Ｃａｒｒｉｅｒ）がある。このチップキャリヤについ
ては、例えば特開昭６２−２４９４２９号、特開昭６３
−３１０１３９号公報などに記載されている。
を介してパッケージ基板の主面に実装された半導体チッ
プをキャップで気密封止したチップキャリヤ（Ｃｈｉｐ
Ｃａｒｒｉｅｒ）がある。このチップキャリヤについ
ては、例えば特開昭６２−２４９４２９号、特開昭６３
−３１０１３９号公報などに記載されている。
第５１！ｌは、上記文献に記載されたチップキャリアの
断面構造を示している。このチップキャリア２０は、ム
ライトなどのセラミック材料からなるパッケージ基板２
１の主面に形成された電極２２上にＣＣＢバンプ２３を
介して接続された半導体チップ２４をキャップ２５で気
密封止したパッケージ構造を備えている。キャップ２５
は、例えば窒化アルミニウム（Ａ ＩＩＮ）からなり、
封止用半田２６を介してパッケージ基板２１の主面に接
合されている。
断面構造を示している。このチップキャリア２０は、ム
ライトなどのセラミック材料からなるパッケージ基板２
１の主面に形成された電極２２上にＣＣＢバンプ２３を
介して接続された半導体チップ２４をキャップ２５で気
密封止したパッケージ構造を備えている。キャップ２５
は、例えば窒化アルミニウム（Ａ ＩＩＮ）からなり、
封止用半田２６を介してパッケージ基板２１の主面に接
合されている。
半導体チップ２４の背面（上面〉は、伝熱用半田２７を
介してキャップ２５の下面に接合されており、半導体チ
ップ２４から発生した熱は伝熱用半田２７を経てキャッ
プ２５から外部に放散される。また、パッケージ基板２
１の下面に形成された電極２２上には、このチップキャ
リア２０をモジュール基板に実装するためのＣＣＢバン
プ２８が形成されている。パッケージ基板２１の内部に
は、例えばＷ（タングステン）からなる内部配線２９が
形成されており、この内部配線２９を通じてパッケージ
基板２１の主面および下面の電極２２．２２間が電気的
に接続されている 上記チップキャリアを組立てるには、まずチップマウン
ト装置を用いて半導体チップをパッケージ基板の主面に
正確に位置決めする。続いて、リフロー炉内でＣＣＢバ
ンプを加熱、溶融し、これをパッケージ基板の電極に固
着させる。次に１、パッケージ基板の主面にキャップを
被せ、封止用半田を用いてこのキャップをパッケージ基
板の主面に固着させるとともに、伝熱用半田を用いて半
導体チップの背面をキャップの下面に固着させる。
介してキャップ２５の下面に接合されており、半導体チ
ップ２４から発生した熱は伝熱用半田２７を経てキャッ
プ２５から外部に放散される。また、パッケージ基板２
１の下面に形成された電極２２上には、このチップキャ
リア２０をモジュール基板に実装するためのＣＣＢバン
プ２８が形成されている。パッケージ基板２１の内部に
は、例えばＷ（タングステン）からなる内部配線２９が
形成されており、この内部配線２９を通じてパッケージ
基板２１の主面および下面の電極２２．２２間が電気的
に接続されている 上記チップキャリアを組立てるには、まずチップマウン
ト装置を用いて半導体チップをパッケージ基板の主面に
正確に位置決めする。続いて、リフロー炉内でＣＣＢバ
ンプを加熱、溶融し、これをパッケージ基板の電極に固
着させる。次に１、パッケージ基板の主面にキャップを
被せ、封止用半田を用いてこのキャップをパッケージ基
板の主面に固着させるとともに、伝熱用半田を用いて半
導体チップの背面をキャップの下面に固着させる。
パッケージ基板の主面にキャップを半田付けするには、
まずパッケージ基板の主面に封止用の半田プリフォーム
を載せ、さらにその上にキャップを載せた状態で半田プ
リフォームを加熱、溶融する。また、半導体チップの背
面をキャップの下面に半田付けするには、キャップと半
導体チップの隙間に伝熱用の半田プリフォームを介装し
た状態で半田プリフォームを加熱、溶融する。キャップ
をパッケージ基板の主面に半田付けする作業と、半導体
チップの背面をキャップの下面に半田付けする作業は同
一工程で行われる。従って、封止用半田と伝熱用半田と
は、融点がほぼ等しい材料で構成される。また、封止用
半田および伝熱用半田は、それらの融点がＣＣＢバンブ
の融点よりも低い材料で構成される。さもないと、リフ
ロー炉内で封止用半田および伝熱用半田を加熱、溶融す
る際にＣＣＢバンプが再溶融し、キャップの重みでＣＣ
Ｂバンプが潰れてしまうため、隣り合ったＣＣＢバンブ
同士が短絡してしまうからである。このような理由から
、ＣＣＢバンプは、例えば２重量％程度のＳｎを含有す
るＰ ｂ ／ Ｓ ｎ合金（融点＝３２０〜３３０℃程
度）のような高融点半田で構成し、封止用半田および伝
熱用半田は、例えばｌＯ重量％程度のＳｎを含有するｐ
ｂ／Ｓ ｎ合金（融点＝２９０〜３００℃程度〉のよ
うな低融点半田で構成する。
まずパッケージ基板の主面に封止用の半田プリフォーム
を載せ、さらにその上にキャップを載せた状態で半田プ
リフォームを加熱、溶融する。また、半導体チップの背
面をキャップの下面に半田付けするには、キャップと半
導体チップの隙間に伝熱用の半田プリフォームを介装し
た状態で半田プリフォームを加熱、溶融する。キャップ
をパッケージ基板の主面に半田付けする作業と、半導体
チップの背面をキャップの下面に半田付けする作業は同
一工程で行われる。従って、封止用半田と伝熱用半田と
は、融点がほぼ等しい材料で構成される。また、封止用
半田および伝熱用半田は、それらの融点がＣＣＢバンブ
の融点よりも低い材料で構成される。さもないと、リフ
ロー炉内で封止用半田および伝熱用半田を加熱、溶融す
る際にＣＣＢバンプが再溶融し、キャップの重みでＣＣ
Ｂバンプが潰れてしまうため、隣り合ったＣＣＢバンブ
同士が短絡してしまうからである。このような理由から
、ＣＣＢバンプは、例えば２重量％程度のＳｎを含有す
るＰ ｂ ／ Ｓ ｎ合金（融点＝３２０〜３３０℃程
度）のような高融点半田で構成し、封止用半田および伝
熱用半田は、例えばｌＯ重量％程度のＳｎを含有するｐ
ｂ／Ｓ ｎ合金（融点＝２９０〜３００℃程度〉のよ
うな低融点半田で構成する。
このように、チップキャリアは、パッケージ基板の主面
にキャップを半田付けして半導体チップを気密封止し、
併せて半導体チップの背面をキャップの下面に半田付け
するため、半田付けの良否がパッケージの気密信頼性や
冷却効率を大きく左右する。
にキャップを半田付けして半導体チップを気密封止し、
併せて半導体チップの背面をキャップの下面に半田付け
するため、半田付けの良否がパッケージの気密信頼性や
冷却効率を大きく左右する。
本発明者は、前記チップキャリヤの組立て工程を検討し
た結果、下記の問題点を見出した。
た結果、下記の問題点を見出した。
すなわち、パッケージ基板の主面にキャップを半田付け
する際には、前述したようにノ（ツケージ基板の主面に
半田プリフォームを載せ、さらにその上にキャップを載
せた状態で半田プリフォームを溶融する。ところが、こ
のとき半田プリフォームとパッケージ基板との界面や、
半田プリフォームとキャップとの界面に気泡が取り込ま
れ、これがボイドの発生や半田の濡れ不良を引き起こし
てチップキャリヤの気密信頼性を低下させるという問題
がある。これは、半田プリフォーム、）（ツケージ基板
、キャップのそれぞれの表面は完全には平坦でないため
、それらの界面に微細な隙間が生じるからである。また
同様の理由から、半田プリフォームと半導体チップとの
界面や、半田プリフォームとキャップとの界面にも気泡
が取り込まれるため、この気泡がボイドの発生や半田の
濡れ不良を引き起こしてパッケージの冷却効率を低下さ
せるという問題がある。
する際には、前述したようにノ（ツケージ基板の主面に
半田プリフォームを載せ、さらにその上にキャップを載
せた状態で半田プリフォームを溶融する。ところが、こ
のとき半田プリフォームとパッケージ基板との界面や、
半田プリフォームとキャップとの界面に気泡が取り込ま
れ、これがボイドの発生や半田の濡れ不良を引き起こし
てチップキャリヤの気密信頼性を低下させるという問題
がある。これは、半田プリフォーム、）（ツケージ基板
、キャップのそれぞれの表面は完全には平坦でないため
、それらの界面に微細な隙間が生じるからである。また
同様の理由から、半田プリフォームと半導体チップとの
界面や、半田プリフォームとキャップとの界面にも気泡
が取り込まれるため、この気泡がボイドの発生や半田の
濡れ不良を引き起こしてパッケージの冷却効率を低下さ
せるという問題がある。
本発明の目的は、半導体チップを実装したパブケージ基
板の主面にキャップを半田付けして前記半導体チップを
気密封止するとともに、前記半導体チップの背面を前記
キャップの下面に半田付けしたパッケージ構造を備えた
半導体集積回路装置において、その気密信頼性を向上さ
せることのできる技術を提供することにある。
板の主面にキャップを半田付けして前記半導体チップを
気密封止するとともに、前記半導体チップの背面を前記
キャップの下面に半田付けしたパッケージ構造を備えた
半導体集積回路装置において、その気密信頼性を向上さ
せることのできる技術を提供することにある。
本発明の他の目的は、上記のパッケージ構造を備えた半
導体集積回路装置において、その冷却効率を向上させる
ことのでき木枝術を提供することにあ、る。
導体集積回路装置において、その冷却効率を向上させる
ことのでき木枝術を提供することにあ、る。
本発明の前記なちびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、半導体チップを実装したパッケージ基
板の主面とその上に載置したキャップとの接合部に封止
用の半田プリフォームを介装するとともに、キャップと
半導体チップとの隙間に伝熱用の半田プリフォームを介
装し、次いで前記封止用半田プリフォームおよび伝熱用
半田プリフォームを同時に加熱、溶融することによって
、半導体チップの気密封止を行う工程を含む半導体集積
回路装置の製造方法において、パッケージ基板とキャッ
プとの接合部に封止用の半田プリフォームを介装する際
に、パッケージ基板およびキャップと封止用の半田プリ
フォームとの接触面積を小さくするとともに、キャップ
と半導体チップとの隙間に伝熱用の半田プリフォームを
介装する際に、キャップおよび半導体チップと伝熱用の
半」プリフォームとの接触面積を小さくするものである
。
板の主面とその上に載置したキャップとの接合部に封止
用の半田プリフォームを介装するとともに、キャップと
半導体チップとの隙間に伝熱用の半田プリフォームを介
装し、次いで前記封止用半田プリフォームおよび伝熱用
半田プリフォームを同時に加熱、溶融することによって
、半導体チップの気密封止を行う工程を含む半導体集積
回路装置の製造方法において、パッケージ基板とキャッ
プとの接合部に封止用の半田プリフォームを介装する際
に、パッケージ基板およびキャップと封止用の半田プリ
フォームとの接触面積を小さくするとともに、キャップ
と半導体チップとの隙間に伝熱用の半田プリフォームを
介装する際に、キャップおよび半導体チップと伝熱用の
半」プリフォームとの接触面積を小さくするものである
。
本願の他の発明は、半導体チップを実装したパッケージ
基板の主面上にキャップを載置するとともに、キャップ
と半導体チップとの隙間に伝熱用の半田プリフォームを
介装し、前記伝熱用の半田プリフォームを加熱、溶融し
てその一部をパッケージ基板とキャップとの接合部に流
入させることによって、半導体チップの気密封止を行う
工程を含む半導体集積回路装置の製造方法において、キ
ャップと半導体チップとの隙間に伝熱用の半田プリフォ
ームを介装する際に、前記キャップおよび半導体チップ
と伝熱用の半田プリフォームとの接触面積を小さくする
ものである。
基板の主面上にキャップを載置するとともに、キャップ
と半導体チップとの隙間に伝熱用の半田プリフォームを
介装し、前記伝熱用の半田プリフォームを加熱、溶融し
てその一部をパッケージ基板とキャップとの接合部に流
入させることによって、半導体チップの気密封止を行う
工程を含む半導体集積回路装置の製造方法において、キ
ャップと半導体チップとの隙間に伝熱用の半田プリフォ
ームを介装する際に、前記キャップおよび半導体チップ
と伝熱用の半田プリフォームとの接触面積を小さくする
ものである。
前記第一の発明によれば、パッケージ、基板と封止用の
半田プリフォームとの界面や、キャップと封止用の半田
プリフォームとの界面に取り込まれる気泡の数が少なく
なるので、この気泡によって引き起こされるボイドの発
生や半田の濡れ不良が低減される結果、パッケージの気
密信頼性が向上する。また、キャップと伝熱用の半田プ
リフォームとの界面や、半導体チップと伝熱用の半田プ
リフォームとの界面に取り込まれる気泡の数が少なくな
るので、この気泡によって引き起こされるボイドの発生
や半田の濡れ不良が低減される結果、パッケージの冷却
効率が向上する。
半田プリフォームとの界面や、キャップと封止用の半田
プリフォームとの界面に取り込まれる気泡の数が少なく
なるので、この気泡によって引き起こされるボイドの発
生や半田の濡れ不良が低減される結果、パッケージの気
密信頼性が向上する。また、キャップと伝熱用の半田プ
リフォームとの界面や、半導体チップと伝熱用の半田プ
リフォームとの界面に取り込まれる気泡の数が少なくな
るので、この気泡によって引き起こされるボイドの発生
や半田の濡れ不良が低減される結果、パッケージの冷却
効率が向上する。
前記第二の発明によれば、パッケージ基板とキャップと
の接合部に封止用の半田プリフォームを介装しないこと
により、ボイドの発生や半田の濡れ不良を引き起こす気
泡がこの封止部に発生することはないので、パッケージ
の気密信頼性が向上する。また、キャップと伝熱用の半
田プリフォームとの界面や、半導体チップと伝熱用の半
田プリフォームとの界面に取り込まれる気泡の数が少な
くなるので、この気泡によって引き起こされるボイドの
発生や半田の濡れ不良が低減される結果、パッケージの
冷却効率が向上する。
の接合部に封止用の半田プリフォームを介装しないこと
により、ボイドの発生や半田の濡れ不良を引き起こす気
泡がこの封止部に発生することはないので、パッケージ
の気密信頼性が向上する。また、キャップと伝熱用の半
田プリフォームとの界面や、半導体チップと伝熱用の半
田プリフォームとの界面に取り込まれる気泡の数が少な
くなるので、この気泡によって引き起こされるボイドの
発生や半田の濡れ不良が低減される結果、パッケージの
冷却効率が向上する。
〔実施例１〕
第３図は、本実施例１の製造方法により得られるチップ
キャリヤ１の断面構造を示している。このチップキャリ
ヤｌは、ＣＣＢバンプ２を介してパッケージ基板３の電
極４上にフェイスダウン・ボンディングした半導体チッ
プ５をキャップ６で気密封止したパッケージ構造を備え
ている。
キャリヤ１の断面構造を示している。このチップキャリ
ヤｌは、ＣＣＢバンプ２を介してパッケージ基板３の電
極４上にフェイスダウン・ボンディングした半導体チッ
プ５をキャップ６で気密封止したパッケージ構造を備え
ている。
上記キャップ６は、封止用半田７を介してパッケージ基
板３の主面に半田付けされている。また、半導体チップ
５の背面は、伝熱用半田８を介してキャップ６の下面に
半田付けされている。パッケージ基板３の下面の電極４
には、前記ＣＣＢバンブ２よりも径の大きいＣＣＢバン
プ９が接合されている。このＣＣＢバンプ９は、パッケ
ージ基板３の内部に設けられた、例えばＷ（タングステ
ン）からなる内部配線１０を通じてＣＣＢバンブ２、さ
らには半導体チップ５と電気的に接続されている。ＣＣ
Ｂバンプ９は、チップキャリヤ１をモジュール基板に実
装する際の外部端子であり、チップキャリヤｌの気密封
止工程が完了した後に、パッケージ基板３の下面の電極
４に接続される。
板３の主面に半田付けされている。また、半導体チップ
５の背面は、伝熱用半田８を介してキャップ６の下面に
半田付けされている。パッケージ基板３の下面の電極４
には、前記ＣＣＢバンブ２よりも径の大きいＣＣＢバン
プ９が接合されている。このＣＣＢバンプ９は、パッケ
ージ基板３の内部に設けられた、例えばＷ（タングステ
ン）からなる内部配線１０を通じてＣＣＢバンブ２、さ
らには半導体チップ５と電気的に接続されている。ＣＣ
Ｂバンプ９は、チップキャリヤ１をモジュール基板に実
装する際の外部端子であり、チップキャリヤｌの気密封
止工程が完了した後に、パッケージ基板３の下面の電極
４に接続される。
キャップ６とパッケージ基板３との接合部におけるパッ
ケージ基板３およびキャップ６のそれぞれの表面には、
例えばＴ ｉ ／ Ｎ ｉ ／ Ａ ｕからなる複合金
属膜で構成された半田メタライズ層１１が必要に応じて
形成される。また、キャップ６の下面にも上記半田メタ
ライズ層１１が必要に応じて形成される。これらの半田
メタライズ層１１は、主として封止用半田７や伝熱用半
田８の濡れ性を良好にするために形成される。
ケージ基板３およびキャップ６のそれぞれの表面には、
例えばＴ ｉ ／ Ｎ ｉ ／ Ａ ｕからなる複合金
属膜で構成された半田メタライズ層１１が必要に応じて
形成される。また、キャップ６の下面にも上記半田メタ
ライズ層１１が必要に応じて形成される。これらの半田
メタライズ層１１は、主として封止用半田７や伝熱用半
田８の濡れ性を良好にするために形成される。
なお、パッケージ基板３は、ムライトなどのセラミック
材料で樋底されており、キャップ６は、例えば窒化アル
ミニウム（ＡｊｌＮ）で構成されている。ｃｃＢバンプ
２は、例えば２重量％程度のＳｎを含有するＰ ｂ ／
Ｓ ｎ合金（融点＝３２０〜３３０℃程度〉で樋底さ
れており、ＣＣＢバンプ９は、例えば３０重量％程度の
Ｓｎを含有するＰｂ ／ Ｓ ｎ合金（触点＝２５０〜
２６０℃程度〉で横絞されている。封止用半田７および
伝熱用半田８は、例えば１０重量％程度のＳｎを含有す
るＰｂ／Ｓｎ合金（融点＝２９０〜３００℃程度）で樋
底されている。
材料で樋底されており、キャップ６は、例えば窒化アル
ミニウム（ＡｊｌＮ）で構成されている。ｃｃＢバンプ
２は、例えば２重量％程度のＳｎを含有するＰ ｂ ／
Ｓ ｎ合金（融点＝３２０〜３３０℃程度〉で樋底さ
れており、ＣＣＢバンプ９は、例えば３０重量％程度の
Ｓｎを含有するＰｂ ／ Ｓ ｎ合金（触点＝２５０〜
２６０℃程度〉で横絞されている。封止用半田７および
伝熱用半田８は、例えば１０重量％程度のＳｎを含有す
るＰｂ／Ｓｎ合金（融点＝２９０〜３００℃程度）で樋
底されている。
次に、本実施例１による上記チップキャリヤ１の気密封
止方法を第１図（ａ）〜第１図（イ）により説明する。
止方法を第１図（ａ）〜第１図（イ）により説明する。
まず、第１図（ａ）に示すように、半導体チップ５の主
面に形成されたＣＣＢバンプ２をパッケージ基板３の電
極４上に位置決めする。そして、＊１図（ｂ）に示すよ
うに、このパッケージ基板３をリフロー炉（図示せず）
に搬送し、不活性ガスの雰囲気中でＣＣＢバンプ２を加
熱、溶融してこれを電極４に固着する。
面に形成されたＣＣＢバンプ２をパッケージ基板３の電
極４上に位置決めする。そして、＊１図（ｂ）に示すよ
うに、このパッケージ基板３をリフロー炉（図示せず）
に搬送し、不活性ガスの雰囲気中でＣＣＢバンプ２を加
熱、溶融してこれを電極４に固着する。
次に、第１図（Ｃ）に示すように、封止用の半田プリフ
ォーム７ａをパッケージ基板３の主面に載置するととも
に、伝熱用の半田プリフォーム８ａを半導体チップ５の
背面に載置し、さらに封止用の半田プリフォーム７ａの
上にキャップ６を載置する。封止用の半田プリフォーム
７ａは、パッケージ基板３との接触面積、およびキャッ
プ６との接触面積ができるだけ小さくなるように底形し
ておく。ただし、半田プリフォーム７ａは、溶融後にパ
ッケージ基板３とキャップ６との接合部全体に広がる程
度の体積を備えている必要がある。また、伝熱用の半田
プリフォーム８ａは、キャップ６との接触面積、および
半導体チップ５との接触面積ができるだけ小さくなるよ
うに戒形しておく。この場合も、半田プリフォーム７ｂ
は、溶融後に半導体チップ５の背面全体に広がる程度の
体積を備えている必要がある。
ォーム７ａをパッケージ基板３の主面に載置するととも
に、伝熱用の半田プリフォーム８ａを半導体チップ５の
背面に載置し、さらに封止用の半田プリフォーム７ａの
上にキャップ６を載置する。封止用の半田プリフォーム
７ａは、パッケージ基板３との接触面積、およびキャッ
プ６との接触面積ができるだけ小さくなるように底形し
ておく。ただし、半田プリフォーム７ａは、溶融後にパ
ッケージ基板３とキャップ６との接合部全体に広がる程
度の体積を備えている必要がある。また、伝熱用の半田
プリフォーム８ａは、キャップ６との接触面積、および
半導体チップ５との接触面積ができるだけ小さくなるよ
うに戒形しておく。この場合も、半田プリフォーム７ｂ
は、溶融後に半導体チップ５の背面全体に広がる程度の
体積を備えている必要がある。
封止用の半田プリフォーム７ａおよび伝熱用の半田プリ
フォーム８ａのそれぞれの断面形状は、前記第１図（Ｃ
）に示すような四角形に限られるものではない。例えば
第２図に示すように、半田プリフォーム７ａ、ｇａのそ
れぞれの断面形状を円形や楕円形にすることにより、半
田プリフォーム７ａはパッケージ基板３やキャップ６と
点接触することになり、半田プリフォーム８ａはキャッ
プ６や半・導体チップ５と点接触することになるため、
いずれの場合も接触面積が最小となる。
フォーム８ａのそれぞれの断面形状は、前記第１図（Ｃ
）に示すような四角形に限られるものではない。例えば
第２図に示すように、半田プリフォーム７ａ、ｇａのそ
れぞれの断面形状を円形や楕円形にすることにより、半
田プリフォーム７ａはパッケージ基板３やキャップ６と
点接触することになり、半田プリフォーム８ａはキャッ
プ６や半・導体チップ５と点接触することになるため、
いずれの場合も接触面積が最小となる。
最後に、この状態でパッケージ基板３をリフロー炉に搬
送し、不活性ガスの雰囲気中で半田プリフォーム７ａ、
８ａを加熱、溶融することにより、第１図（イ）に示す
ように、半田プリフォーム７ａがパッケージ基板３とキ
ャップ６との接合部全体に広がると同時に、伝熱用の半
田プリフォーム８ａが半導体チップ５の背面全体に広が
り、チップキャリヤｌの気密封止工程が完了する。
送し、不活性ガスの雰囲気中で半田プリフォーム７ａ、
８ａを加熱、溶融することにより、第１図（イ）に示す
ように、半田プリフォーム７ａがパッケージ基板３とキ
ャップ６との接合部全体に広がると同時に、伝熱用の半
田プリフォーム８ａが半導体チップ５の背面全体に広が
り、チップキャリヤｌの気密封止工程が完了する。
以上のように、パッケージ基板３とキャップ６との接合
部に封止用の半田プリフォーム７ａを介装する際に、パ
ッケージ基板３と半田プリフォーム７ａとの接触面積お
よびキャップ６と半田プリフォーム７ａとの接触面積を
小さくする本実施例１の組立て方法によれば、パッケー
ジ基板３と半田プリフォーム７ａとの界面や、キャップ
６と半田プリフォーム７ａとの界面に取り込まれる気泡
の数が少なくなり、この気泡によって引き起こされる半
田プリフオーム７ａ内部のボイドの発生や半田プリフォ
ーム７ａの濡れ不良が低減されるので、チップキャリヤ
１の気密信頼性が向上する。
部に封止用の半田プリフォーム７ａを介装する際に、パ
ッケージ基板３と半田プリフォーム７ａとの接触面積お
よびキャップ６と半田プリフォーム７ａとの接触面積を
小さくする本実施例１の組立て方法によれば、パッケー
ジ基板３と半田プリフォーム７ａとの界面や、キャップ
６と半田プリフォーム７ａとの界面に取り込まれる気泡
の数が少なくなり、この気泡によって引き起こされる半
田プリフオーム７ａ内部のボイドの発生や半田プリフォ
ーム７ａの濡れ不良が低減されるので、チップキャリヤ
１の気密信頼性が向上する。
また、キャップ６と半導体チップ５との隙間に伝熱用の
半田プリフォーム８ａを介装する際に、キャップ６と半
田プリフォーム８ａとの接触面積および半導体チップ５
と半田プリフォーム８ａとの接触面積を小さくする本実
施例１の組立て方法によれば、キャップ６と半田プリフ
ォーム８ａとの界面や、半導体チップ５と半田プリフォ
ーム８ａとの界面に取り込まれる気泡の数が少なくなり
、この気泡によって引き起こされる半田プリフオーム８
ａ内部のボイドの発生や半田プリフォーム８ａの濡れ不
良が低減されるので、チップキャリヤｌの冷却効率が向
上する。
半田プリフォーム８ａを介装する際に、キャップ６と半
田プリフォーム８ａとの接触面積および半導体チップ５
と半田プリフォーム８ａとの接触面積を小さくする本実
施例１の組立て方法によれば、キャップ６と半田プリフ
ォーム８ａとの界面や、半導体チップ５と半田プリフォ
ーム８ａとの界面に取り込まれる気泡の数が少なくなり
、この気泡によって引き起こされる半田プリフオーム８
ａ内部のボイドの発生や半田プリフォーム８ａの濡れ不
良が低減されるので、チップキャリヤｌの冷却効率が向
上する。
〔実施例２〕
本実施例２による前記チップキャリヤｌの気密封止方法
を第４図（ａ）、第４図（ロ）により説明する。
を第４図（ａ）、第４図（ロ）により説明する。
まず、前記実施例１と同様にして、半導体チップ５の主
面に形成されたＣＣＢバンブ２をパッケージ基板３の電
極４上に位置決めした後、このパッケージ基板３をリフ
ロー炉に搬送し、不活性ガスの雰囲気中でＣＣＢバンプ
２を加熱、溶融してこれを電極４に固着する。
面に形成されたＣＣＢバンブ２をパッケージ基板３の電
極４上に位置決めした後、このパッケージ基板３をリフ
ロー炉に搬送し、不活性ガスの雰囲気中でＣＣＢバンプ
２を加熱、溶融してこれを電極４に固着する。
次に、第４図（ａ）に示すように、伝熱用の半田プリフ
ォーム８ａを半導体チップ５の背面に載置した後、この
半田プリフォーム８ａの上にキャップ６を載置する。こ
の半田プリフォーム８ａは、半導体チップ５との接触面
積、およびキャップ６との接触面積ができるだけ小さく
なるように底形しておく。また、本実施例２で使用する
半田プリフォーム８ａは、溶融後に半導体チップ５の背
面全体に広がり、しかもその余剰分がパッケージ基板３
とキャップ６との接合部に流入する程度の体積を備えて
いる。すなわち、半田プリフォーム８ａは、封止用の半
田プリフォームを兼ねており、封止用半田７と伝熱用半
田８とを合わせた体積を備えている。
ォーム８ａを半導体チップ５の背面に載置した後、この
半田プリフォーム８ａの上にキャップ６を載置する。こ
の半田プリフォーム８ａは、半導体チップ５との接触面
積、およびキャップ６との接触面積ができるだけ小さく
なるように底形しておく。また、本実施例２で使用する
半田プリフォーム８ａは、溶融後に半導体チップ５の背
面全体に広がり、しかもその余剰分がパッケージ基板３
とキャップ６との接合部に流入する程度の体積を備えて
いる。すなわち、半田プリフォーム８ａは、封止用の半
田プリフォームを兼ねており、封止用半田７と伝熱用半
田８とを合わせた体積を備えている。
半田プリフォーム８ａの断面形状は、前記第４図（ａ）
に示すような四角形に限られるものではない。
に示すような四角形に限られるものではない。
すなわち、その断面形状を、例えば円形や楕円形にする
ことにより、キャップ６や半導体チップ５との接触面積
をさらに小さくすることができる。
ことにより、キャップ６や半導体チップ５との接触面積
をさらに小さくすることができる。
次に、この状態でパッケージ基板３をリフロー炉に搬送
し、不活性ガスの雰囲気中で半田プリフォーム８ａを加
熱、溶融する。すると第４図（ロ）に示すように、この
半田プリフォーム８ａが半導体チップ５の背面全体に広
がり、さらにその余剰分がパッケージ基板３とキャップ
６との接合部に流入することにより、チップキャリヤ１
の気密封止が行われる。
し、不活性ガスの雰囲気中で半田プリフォーム８ａを加
熱、溶融する。すると第４図（ロ）に示すように、この
半田プリフォーム８ａが半導体チップ５の背面全体に広
がり、さらにその余剰分がパッケージ基板３とキャップ
６との接合部に流入することにより、チップキャリヤ１
の気密封止が行われる。
以上のように、キャップ６と半導体チップ５との隙間に
伝熱用の半田プリフォーム８ａを介装する際に、キャッ
プ６と半田プリフォーム８ａとの接触面積および半導体
チップ５と半田プリフォーム８ａとの接触面積を小さく
する本実施例２の組立て方法によれば、前記実施例１の
組立て方法と同じく、半田プリフオーム８ａ内部のボイ
ドの発生や半田プリフォーム８ａの濡れ不良が低減され
るので、チップキャリヤ１の冷却効率が向上する。
伝熱用の半田プリフォーム８ａを介装する際に、キャッ
プ６と半田プリフォーム８ａとの接触面積および半導体
チップ５と半田プリフォーム８ａとの接触面積を小さく
する本実施例２の組立て方法によれば、前記実施例１の
組立て方法と同じく、半田プリフオーム８ａ内部のボイ
ドの発生や半田プリフォーム８ａの濡れ不良が低減され
るので、チップキャリヤ１の冷却効率が向上する。
また、以上のように、パッケージ基板３とキャップ６と
の接合部に封止用の半田プリフォーム７ａを介装する際
に、パッケージ基板３と半田プリフォーム７ａとの接触
面積およびキャップ６と半田プリフォーム７ａとの接触
面積を小さくする本実施例１の組立て方法によれば、パ
ッケージ基板３と半田プリフォーム７ａとの界面や、キ
ャップ６と半田プリフォーム７ａとの界面に取り込まれ
る気泡の数が少なくなり、この気泡によって引き起こさ
れる半田プリフオーム７ａ内部のボイドの発生や半田プ
リフォーム７ａの濡れ不良が低減されるので、チップキ
ャリヤｌの気密信頼性が向上する。
の接合部に封止用の半田プリフォーム７ａを介装する際
に、パッケージ基板３と半田プリフォーム７ａとの接触
面積およびキャップ６と半田プリフォーム７ａとの接触
面積を小さくする本実施例１の組立て方法によれば、パ
ッケージ基板３と半田プリフォーム７ａとの界面や、キ
ャップ６と半田プリフォーム７ａとの界面に取り込まれ
る気泡の数が少なくなり、この気泡によって引き起こさ
れる半田プリフオーム７ａ内部のボイドの発生や半田プ
リフォーム７ａの濡れ不良が低減されるので、チップキ
ャリヤｌの気密信頼性が向上する。
また、パッケージ基板３とキャップ６との接合部に封止
用の半田プリフォームを介装せず、伝熱用の半田プリフ
ォーム８ａの余剰分をパッケージ基板３とキャップ６と
の接合部に流入させることによって、半導体チップ５の
気密封止を行う本実線側２０組立て方法によれば、ボイ
ドの発生や半田の濡れ不良を引き起こす気泡が前記封止
部に発生することはないので、パッケージの気密信頼性
が向上する。
用の半田プリフォームを介装せず、伝熱用の半田プリフ
ォーム８ａの余剰分をパッケージ基板３とキャップ６と
の接合部に流入させることによって、半導体チップ５の
気密封止を行う本実線側２０組立て方法によれば、ボイ
ドの発生や半田の濡れ不良を引き起こす気泡が前記封止
部に発生することはないので、パッケージの気密信頼性
が向上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例！、２に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例！、２に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。
伝熱用の半田プリフォームの余剰分をパッケージ基板と
キャップとの接合部に流入させる前記実施例２の組立て
方法においては、この半田プリフォームの一部がＣＣＢ
バンブと接触してＣＣＢバンプ同士が短絡する不良を防
止するために、例えば半導体チップの周囲のパッケージ
基板上に半田流入防止用のダムなどを設けてもよい。
キャップとの接合部に流入させる前記実施例２の組立て
方法においては、この半田プリフォームの一部がＣＣＢ
バンブと接触してＣＣＢバンプ同士が短絡する不良を防
止するために、例えば半導体チップの周囲のパッケージ
基板上に半田流入防止用のダムなどを設けてもよい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りで染る
。
て得られる効果を簡単に説明すれば、下記の通りで染る
。
（１）、半導体チップを実装したパッケージ基板の主面
とその上に載置したキャップとの接合部に封止用の半田
プリフォームを介装するとともに、キャップと半導体チ
ップとの隙間に伝熱用の半田プリフォームを介装し、次
いで前記封止用半田プリフォームおよび伝熱用半田プリ
フォームを同時に加熱、溶融することによって、半導体
チップの気密封止を行う半導体集積回路装置の製造方法
において、パッケージ基板とキャップとの接合部に封止
用の半田プリフォームを介装する際に、パッケージ基板
およびキャップと封止用の半田プリフォームとの接触面
積を小さくするとともに、キャップと半導体チップとの
隙間に伝熱用の半田プリフォームを介装する際に、キャ
ップおよび半導体チップと伝熱用の半田プリフォームと
の接触面積を小さくする本発明の半導体集積回路装置の
製造方法によれば、パッケージ基板と封止用の半田プリ
フォームとの界面や、キャップと封止用の半田プリフォ
ームとの界面に取り込まれる気泡の数が少なくなるので
、この気泡によって引き起こされるボイドの発生や半田
の濡れ不良が低減される結果、パッケージの気密信頼性
が向上する。また、キャップと伝熱用の半田プリフォー
ムとの界面や、半導体チップと伝熱用の半田プリフォー
ムとの界面に取り込まれる気泡の数が少なくなるので、
この気泡によって引き起こされるボイドの発生や半田の
濡れ不良が低減される結果、パッケージの冷却効率が向
上する。
とその上に載置したキャップとの接合部に封止用の半田
プリフォームを介装するとともに、キャップと半導体チ
ップとの隙間に伝熱用の半田プリフォームを介装し、次
いで前記封止用半田プリフォームおよび伝熱用半田プリ
フォームを同時に加熱、溶融することによって、半導体
チップの気密封止を行う半導体集積回路装置の製造方法
において、パッケージ基板とキャップとの接合部に封止
用の半田プリフォームを介装する際に、パッケージ基板
およびキャップと封止用の半田プリフォームとの接触面
積を小さくするとともに、キャップと半導体チップとの
隙間に伝熱用の半田プリフォームを介装する際に、キャ
ップおよび半導体チップと伝熱用の半田プリフォームと
の接触面積を小さくする本発明の半導体集積回路装置の
製造方法によれば、パッケージ基板と封止用の半田プリ
フォームとの界面や、キャップと封止用の半田プリフォ
ームとの界面に取り込まれる気泡の数が少なくなるので
、この気泡によって引き起こされるボイドの発生や半田
の濡れ不良が低減される結果、パッケージの気密信頼性
が向上する。また、キャップと伝熱用の半田プリフォー
ムとの界面や、半導体チップと伝熱用の半田プリフォー
ムとの界面に取り込まれる気泡の数が少なくなるので、
この気泡によって引き起こされるボイドの発生や半田の
濡れ不良が低減される結果、パッケージの冷却効率が向
上する。
（２）、半導体チップを実装したパッケージ基板の主面
上にキャップを載置するとともに、キャップと半導体チ
ップとの隙間に伝熱用の半田ブリフォニムを介装し、前
記伝熱用の半田プリフォームを加熱、溶融してその一部
をパッケージ基板とキャップとの接合部に流入させるこ
とによって、半導体チップの気密封止を行う工程を含む
半導体集積回路装置の製造方法において、キャップと半
導体チップとの隙間に伝熱用の半田プリフォームを介装
する際に、前記キャップおよび半導体チップと伝熱用の
半田プリフォームとの接触面積を小さくする本発明の半
導体集積回路装置の製造方法によれば、前記（１）と同
様の効果を得ることができる。
上にキャップを載置するとともに、キャップと半導体チ
ップとの隙間に伝熱用の半田ブリフォニムを介装し、前
記伝熱用の半田プリフォームを加熱、溶融してその一部
をパッケージ基板とキャップとの接合部に流入させるこ
とによって、半導体チップの気密封止を行う工程を含む
半導体集積回路装置の製造方法において、キャップと半
導体チップとの隙間に伝熱用の半田プリフォームを介装
する際に、前記キャップおよび半導体チップと伝熱用の
半田プリフォームとの接触面積を小さくする本発明の半
導体集積回路装置の製造方法によれば、前記（１）と同
様の効果を得ることができる。
第１図（ａ）乃至第１図（イ）は、本発明の一実施例で
ある半導体集積回路装置の製造方法を示す要部断面図、 第２図は、本発明の他の実施例である半導体集積回路装
置の製造方法を示す要部断面図、第３図は、本発明の製
造方法により得られた半導体集積回路装置の要部断面図
、 第４図（ａ）乃至第４図わ）は、本発明のさらに他の実
施例である半導体集積回路装置の製造方法を示す要部断
面図、 第５図は、従来の半導体集積回路装置を示す要部断面図
である。 １．２０・・・チップキャリヤ、２．９，２３゜２８・
・・ＣＣＢバンブ、３．２１・・・パッケージ基板、４
．２２・・・電極、５．２４・・・半導体チップ、６．
２５・・・キャップ、７，２６・・・封止用半田、８．
２７・・・伝熱用半田、７ａ、８ａ・・・半田プリフォ
ーム、１０・・・内部配線、１１・・・半田メタライズ
層。 第 図 ３：バノケーシ゛基禄 ５：杢導体÷ソゲ 第 図 第 図 第 ４ 図 第 図
ある半導体集積回路装置の製造方法を示す要部断面図、 第２図は、本発明の他の実施例である半導体集積回路装
置の製造方法を示す要部断面図、第３図は、本発明の製
造方法により得られた半導体集積回路装置の要部断面図
、 第４図（ａ）乃至第４図わ）は、本発明のさらに他の実
施例である半導体集積回路装置の製造方法を示す要部断
面図、 第５図は、従来の半導体集積回路装置を示す要部断面図
である。 １．２０・・・チップキャリヤ、２．９，２３゜２８・
・・ＣＣＢバンブ、３．２１・・・パッケージ基板、４
．２２・・・電極、５．２４・・・半導体チップ、６．
２５・・・キャップ、７，２６・・・封止用半田、８．
２７・・・伝熱用半田、７ａ、８ａ・・・半田プリフォ
ーム、１０・・・内部配線、１１・・・半田メタライズ
層。 第 図 ３：バノケーシ゛基禄 ５：杢導体÷ソゲ 第 図 第 図 第 ４ 図 第 図
Claims (1)
- 【特許請求の範囲】 １、半導体チップを実装したパッケージ基板の主面とそ
の上に載置したキャップとの接合部に封止用の半田プリ
フォームを介装するとともに、キャップと半導体チップ
との隙間に伝熱用の半田プリフォームを介装し、次いで
前記封止用半田プリフォームおよび伝熱用半田プリフォ
ームを同時に加熱、溶融することによって、半導体チッ
プの気密封止を行う工程を含む半導体集積回路装置の製
造方法であって、パッケージ基板とキャップとの接合部
に封止用の半田プリフォームを介装する際に、パッケー
ジ基板およびキャップと封止用の半田プリフォームとの
接触面積を小さくするとともに、キャップと半導体チッ
プとの隙間に伝熱用の半田プリフォームを介装する際に
、キャップおよび半導体チップと伝熱用の半田プリフォ
ームとの接触面積を小さくすることを特徴とする半導体
集積回路装置の製造方法。 ２、パッケージ基板とキャップとの接合部に封止用の半
田プリフォームを介装する際に、パッケージ基板および
キャップと封止用の半田プリフォームとを点接触させる
とともに、キャップと半導体チップとの隙間に伝熱用の
半田プリフォームを介装する際に、キャップおよび半導
体チップと伝熱用の半田プリフォームとを点接触させる
ことを特徴とする請求項１記載の半導体集積回路装置の
製造方法。 ３、半導体チップを実装したパッケージ基板の主面上に
キャップを載置するとともに、キャップと半導体チップ
との隙間に伝熱用の半田プリフォームを介装し、前記伝
熱用の半田プリフォームを加熱、溶融してその一部をパ
ッケージ基板とキャップとの接合部に流入させることに
よって、半導体チップの気密封止を行う工程を含む半導
体集積回路装置の製造方法であって、キャップと半導体
チップとの隙間に伝熱用の半田プリフオームを介装する
際に、前記キャップおよび半導体チップと伝熱用の半田
プリフォームとの接触面積を小さくすることを特徴とす
る半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1279695A JPH03142860A (ja) | 1989-10-30 | 1989-10-30 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1279695A JPH03142860A (ja) | 1989-10-30 | 1989-10-30 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03142860A true JPH03142860A (ja) | 1991-06-18 |
Family
ID=17614587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1279695A Pending JPH03142860A (ja) | 1989-10-30 | 1989-10-30 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03142860A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019424A3 (en) * | 2000-08-31 | 2002-11-07 | Intel Corp | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| KR100443399B1 (ko) * | 2001-10-25 | 2004-08-09 | 삼성전자주식회사 | 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지 |
| JP2010045201A (ja) * | 2008-08-13 | 2010-02-25 | Fujitsu Media Device Kk | 電子部品モジュール及びその製造方法 |
-
1989
- 1989-10-30 JP JP1279695A patent/JPH03142860A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019424A3 (en) * | 2000-08-31 | 2002-11-07 | Intel Corp | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| US6724078B1 (en) | 2000-08-31 | 2004-04-20 | Intel Corporation | Electronic assembly comprising solderable thermal interface |
| US7091063B2 (en) | 2000-08-31 | 2006-08-15 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| EP1998370A2 (en) | 2000-08-31 | 2008-12-03 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
| KR100443399B1 (ko) * | 2001-10-25 | 2004-08-09 | 삼성전자주식회사 | 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지 |
| JP2010045201A (ja) * | 2008-08-13 | 2010-02-25 | Fujitsu Media Device Kk | 電子部品モジュール及びその製造方法 |
| JP4555369B2 (ja) * | 2008-08-13 | 2010-09-29 | 富士通メディアデバイス株式会社 | 電子部品モジュール及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430544A (ja) | 半導体集積回路装置 | |
| JPH05226487A (ja) | 半導体装置 | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01235261A (ja) | 半導体装置及びその製造方法 | |
| JP3002034B2 (ja) | 半導体集積回路装置 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 | |
| JPH04315456A (ja) | 半導体装置の製造方法 | |
| JPH04103149A (ja) | パッケージ封止方法および半導体装置 | |
| JPH0483362A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JPH06188288A (ja) | 半導体集積回路装置 | |
| JPH04360557A (ja) | 封止体接続方法及び封止体 | |
| JPH05206313A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0432253A (ja) | 半導体集積回路装置の実装構造およびそれに用いる実装基板 | |
| JPH03138966A (ja) | 半導体集積回路装置 | |
| JPH04286145A (ja) | 半導体集積回路装置 | |
| JPH07201731A (ja) | 半導体装置の製造方法 | |
| JP2730304B2 (ja) | 半導体装置 |