JP2000307016A - 半導体装置、半導体モジュール及びその製造方法 - Google Patents
半導体装置、半導体モジュール及びその製造方法Info
- Publication number
- JP2000307016A JP2000307016A JP11110326A JP11032699A JP2000307016A JP 2000307016 A JP2000307016 A JP 2000307016A JP 11110326 A JP11110326 A JP 11110326A JP 11032699 A JP11032699 A JP 11032699A JP 2000307016 A JP2000307016 A JP 2000307016A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- base
- joint
- semiconductor
- joints
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ベースとキャップとを、夫々対向する接合部
にて接合して形成した封止体におけるクラックの発生を
防止し、封止体の気密封止の信頼性を向上させる。 【解決手段】 ベースとキャップとを、夫々対向する接
合部にて接合して形成した中空部に、半導体チップを収
容する半導体装置において、前記ベース或いはキャップ
の少なくとも何れか一方の接合部を、対向面及びその近
傍の側面によって構成する。 【効果】 上述した手段によれば、接合部の側面まで接
合されるため、クラックの発生を防止することができ
る。
にて接合して形成した封止体におけるクラックの発生を
防止し、封止体の気密封止の信頼性を向上させる。 【解決手段】 ベースとキャップとを、夫々対向する接
合部にて接合して形成した中空部に、半導体チップを収
容する半導体装置において、前記ベース或いはキャップ
の少なくとも何れか一方の接合部を、対向面及びその近
傍の側面によって構成する。 【効果】 上述した手段によれば、接合部の側面まで接
合されるため、クラックの発生を防止することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体モジュール及びその製造方法に関し、特に、高度な気
密性を有する封止体が必要とされる半導体装置に適用し
て有効な技術に関するものである。
体モジュール及びその製造方法に関し、特に、高度な気
密性を有する封止体が必要とされる半導体装置に適用し
て有効な技術に関するものである。
【０００２】
【従来の技術】ウェハプロセスの終了したウェハは、個
々の半導体チップに切断され、通常は個々の半導体チッ
プを封止体に収容した状態で用いられている。
々の半導体チップに切断され、通常は個々の半導体チッ
プを封止体に収容した状態で用いられている。
【０００３】こうした封止体としては、エポキシ等の樹
脂にフイラを混入した封止樹脂を用いた樹脂封止による
ものが、製造が容易であり価格も低いために多用されて
いる。しかし、樹脂封止による封止体では、封止体とな
る樹脂が吸湿する性質をもっているため、水分や不純物
が浸入し、アルミニウム等の配線を腐食させることがあ
る。更に、半導体チップ表面に封止樹脂が直接接触して
いるため、封止樹脂と半導体チップとの熱膨張係数の相
違によって生じる熱応力によって、配線の変形或いはパ
ッシベーションクラックを生じることがある。
脂にフイラを混入した封止樹脂を用いた樹脂封止による
ものが、製造が容易であり価格も低いために多用されて
いる。しかし、樹脂封止による封止体では、封止体とな
る樹脂が吸湿する性質をもっているため、水分や不純物
が浸入し、アルミニウム等の配線を腐食させることがあ
る。更に、半導体チップ表面に封止樹脂が直接接触して
いるため、封止樹脂と半導体チップとの熱膨張係数の相
違によって生じる熱応力によって、配線の変形或いはパ
ッシベーションクラックを生じることがある。
【０００４】このため、高度の信頼性が求められる半導
体装置では、セラミック等の高気密性の材料を用いたベ
ースとキャップとをＡｕＳｎ等のハンダによって接合し
てシールし、気密封止性を確保した内部の中空部分に半
導体チップを収容する構成の封止体が用いられている。
体装置では、セラミック等の高気密性の材料を用いたベ
ースとキャップとをＡｕＳｎ等のハンダによって接合し
てシールし、気密封止性を確保した内部の中空部分に半
導体チップを収容する構成の封止体が用いられている。
【０００５】この封止体では、ベースに半導体チップを
固着し、半導体チップと基体に設けられた導体端子とを
接続した後に、封止体のベースにキャップを位置合わせ
して接合し封止体を密封する。この接合では、ベース及
びキャップの夫々の接合面をメタライズ加工し、ＡｕＳ
ｎ等のハンダを用いた溶着によって、ベースとキャップ
との接合を行う方法が広く用いられている。
固着し、半導体チップと基体に設けられた導体端子とを
接続した後に、封止体のベースにキャップを位置合わせ
して接合し封止体を密封する。この接合では、ベース及
びキャップの夫々の接合面をメタライズ加工し、ＡｕＳ
ｎ等のハンダを用いた溶着によって、ベースとキャップ
との接合を行う方法が広く用いられている。
【０００６】
【発明が解決しようとする課題】ハンダの熱膨張係数と
セラミックの熱膨張係数との相違から生じる熱応力或い
はキャップに加えられる機械的な応力によって、接合部
分のベース或いはキャップに微細なクラックが生じるこ
とがある。このようなクラックは、経時的に成長してベ
ース或いはキャップを貫通することによって、気密封止
が損なわれる、或いは、ベース或いはキャップの破損を
招くこととなる。そして、こうした微細なクラックは、
半導体装置の規模が拡大し封止体が大型化することによ
って、より発生しやすくなる。
セラミックの熱膨張係数との相違から生じる熱応力或い
はキャップに加えられる機械的な応力によって、接合部
分のベース或いはキャップに微細なクラックが生じるこ
とがある。このようなクラックは、経時的に成長してベ
ース或いはキャップを貫通することによって、気密封止
が損なわれる、或いは、ベース或いはキャップの破損を
招くこととなる。そして、こうした微細なクラックは、
半導体装置の規模が拡大し封止体が大型化することによ
って、より発生しやすくなる。
【０００７】本発明の課題は、このようなクラックの発
生を防止し、封止体の気密封止の信頼性を向上させるこ
とが可能な技術を提供することにある。本発明の前記な
らびにその他の目的と新規な特徴は、本明細書の記述及
び添付図面によって明らかになるであろう。
生を防止し、封止体の気密封止の信頼性を向上させるこ
とが可能な技術を提供することにある。本発明の前記な
らびにその他の目的と新規な特徴は、本明細書の記述及
び添付図面によって明らかになるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。ベースとキャップとを、夫々対向
する接合部にて接合して形成した中空部に、半導体チッ
プを収容する半導体装置において、前記ベース或いはキ
ャップの少なくとも何れか一方の接合部を、対向面及び
その近傍の側面によって構成する。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。ベースとキャップとを、夫々対向
する接合部にて接合して形成した中空部に、半導体チッ
プを収容する半導体装置において、前記ベース或いはキ
ャップの少なくとも何れか一方の接合部を、対向面及び
その近傍の側面によって構成する。
【０００９】
【作用】上述した手段によれば、接合部の側面まで接合
されるために、クラックの発生を防止することが可能と
なり、封止体の気密封止の信頼性を向上させることがで
きる。
されるために、クラックの発生を防止することが可能と
なり、封止体の気密封止の信頼性を向上させることがで
きる。
【００１０】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００１１】
【発明の実施の形態】図１は、本発明の一実施の形態で
ある半導体装置の概略構成を示す縦断面図であり、図２
は、図１中のａ部を拡大して示す部分縦断面図である。
本実施の形態の半導体装置は、半導体チップの素子形成
面とベースの実装面とを対面させた、いわゆるフェイス
ダウンボンディング方式で、半導体チップを封止体のベ
ースに実装し、ベースとキャップとをハンダによって溶
着接合して封止体を形成している。
ある半導体装置の概略構成を示す縦断面図であり、図２
は、図１中のａ部を拡大して示す部分縦断面図である。
本実施の形態の半導体装置は、半導体チップの素子形成
面とベースの実装面とを対面させた、いわゆるフェイス
ダウンボンディング方式で、半導体チップを封止体のベ
ースに実装し、ベースとキャップとをハンダによって溶
着接合して封止体を形成している。
【００１２】図中、１は、例えば単結晶珪素からなる半
導体基板の素子形成面に複数の半導体素子を形成し、こ
れらの半導体素子間或いは半導体素子で構成された回路
間を配線層によって結線する半導体チップである。半導
体チップ１には、その最上層の配線層に半導体チップ１
のボンディングパッド１ａが設けてある。
導体基板の素子形成面に複数の半導体素子を形成し、こ
れらの半導体素子間或いは半導体素子で構成された回路
間を配線層によって結線する半導体チップである。半導
体チップ１には、その最上層の配線層に半導体チップ１
のボンディングパッド１ａが設けてある。
【００１３】２は、封止体の基体となる例えばセラミッ
クを用いたベースである。封止体のベース２の上面に
は、半導体チップ１のボンディングパッド１ａに対応し
て配置したボンディングパッド２ａを設け、ボンディン
グパッド１ａとボンディングパッド２ａとはＡｕＳｎ等
のハンダ３によって、電気的かつ機械的に接続されてい
る。
クを用いたベースである。封止体のベース２の上面に
は、半導体チップ１のボンディングパッド１ａに対応し
て配置したボンディングパッド２ａを設け、ボンディン
グパッド１ａとボンディングパッド２ａとはＡｕＳｎ等
のハンダ３によって、電気的かつ機械的に接続されてい
る。
【００１４】ベース２の下面には実装基板（図示せず）
に接続するためのボンディングパッド２ｂを設け、上面
のボンディングパッド２ａと下面のボンディングパッド
２ｂとは、ベース２内部に形成した多層配線（図示せ
ず）によって電気的に導通している。
に接続するためのボンディングパッド２ｂを設け、上面
のボンディングパッド２ａと下面のボンディングパッド
２ｂとは、ベース２内部に形成した多層配線（図示せ
ず）によって電気的に導通している。
【００１５】４は、セラミックを用いたキャップであ
り、キャップ４は、内部に半導体チップ１を収容する空
間を設け、ベース２と夫々の対向面をＡｕＳｎ等のハン
ダ５によって接合し封止体を形成する。
り、キャップ４は、内部に半導体チップ１を収容する空
間を設け、ベース２と夫々の対向面をＡｕＳｎ等のハン
ダ５によって接合し封止体を形成する。
【００１６】キャップ４では、その下縁がベース２との
接合部４ｃとなる。また、ベース２では、キャップ４の
前記下縁と対向する周縁がキャップ４との接合部２ｃと
なる。ベース２及びキャップ４の接合部２ｃ，４ｃには
ハンダによる接合のためのメタライズ層６として、例え
ば金メッキ或いはニッケルメッキを施してある。
接合部４ｃとなる。また、ベース２では、キャップ４の
前記下縁と対向する周縁がキャップ４との接合部２ｃと
なる。ベース２及びキャップ４の接合部２ｃ，４ｃには
ハンダによる接合のためのメタライズ層６として、例え
ば金メッキ或いはニッケルメッキを施してある。
【００１７】ベース２とキャップ４との接合では、位置
合わせの誤差を見込んで、一方の接合部の幅を他方の接
合部の幅よりも誤差に応じて広くしてある。そして本発
明者は、実験及び解析の結果、従来この接合部の幅を広
くした方にクラックが生じることを見出した。
合わせの誤差を見込んで、一方の接合部の幅を他方の接
合部の幅よりも誤差に応じて広くしてある。そして本発
明者は、実験及び解析の結果、従来この接合部の幅を広
くした方にクラックが生じることを見出した。
【００１８】このため、本実施の形態では、キャップ４
の幅が１ｍｍ程度、ベース２の接合部の幅が０．５ｍｍ
程度となっており、キャップ４の接合部４ｃの幅をベー
ス２の接合部２ｃの幅よりも広くしてあるので、キャッ
プ４の接合部４ｃを対向面４１ｃ及びその近傍の側面４
２ｃからなる構成としてある。
の幅が１ｍｍ程度、ベース２の接合部の幅が０．５ｍｍ
程度となっており、キャップ４の接合部４ｃの幅をベー
ス２の接合部２ｃの幅よりも広くしてあるので、キャッ
プ４の接合部４ｃを対向面４１ｃ及びその近傍の側面４
２ｃからなる構成としてある。
【００１９】接合部４ｃの側面４２ｃは、具体的には、
接合部４ｃの対向面４１ｃから連続した曲面として形成
されている。図２に示す例では、側面４２ｃは５０μｍ
の曲率半径Ｒで垂直から約４５度程度までとしてメタラ
イズ層６を形成する。これによって、接合部４ｃの側面
４２ｃ端部が対向面４１ｃから垂直方向に１５μｍ程度
上に位置することになる。即ち、側面４２ｃの垂直成分
が１５μｍ程度となっているが、この垂直成分は側面の
曲率半径或いはメタライズ層形成の角度によって変更が
可能であり、１０μｍ〜２００μｍ程度確保されていれ
ば、クラックの発生防止に有効である。
接合部４ｃの対向面４１ｃから連続した曲面として形成
されている。図２に示す例では、側面４２ｃは５０μｍ
の曲率半径Ｒで垂直から約４５度程度までとしてメタラ
イズ層６を形成する。これによって、接合部４ｃの側面
４２ｃ端部が対向面４１ｃから垂直方向に１５μｍ程度
上に位置することになる。即ち、側面４２ｃの垂直成分
が１５μｍ程度となっているが、この垂直成分は側面の
曲率半径或いはメタライズ層形成の角度によって変更が
可能であり、１０μｍ〜２００μｍ程度確保されていれ
ば、クラックの発生防止に有効である。
【００２０】接合部の側面４２ｃとしては、曲面に限ら
れず、図３中の（ａ）に示すように、傾斜させた平面、
或いは図３中の（ｂ）に示すように、通常の形状をした
キャップ４側面に部分的に平坦面４１ｃから連続させて
メタライズ層６を形成したものであってもよい。
れず、図３中の（ａ）に示すように、傾斜させた平面、
或いは図３中の（ｂ）に示すように、通常の形状をした
キャップ４側面に部分的に平坦面４１ｃから連続させて
メタライズ層６を形成したものであってもよい。
【００２１】また、ベース２の接合部２ｃの幅をキャッ
プ４の接合部４ｃの幅よりも広くしてある場合には、図
４に示すように、ベース２の接合部２ｃを対向面２１ｃ
及びその近傍の側面２２ｃからなる構成とすることも可
能であり、ベース２及びキャップ４の双方の接合部２
ｃ，４ｃを対向面２１ｃ，４１ｃ及びその近傍の側面２
２ｃ，４２ｃからなる構成とすれば、クラックの発生を
更に低減させることが可能である。また、ハンダ５とし
ては、ＡｕＳｎの他に、ＰｂＳｎも用いられるが、Ｐｂ
Ｓｎを用いた場合には表面酸化によって気密性が劣化す
る点に難があり、ＡｕＳｎを用いることが望ましい。ハ
ンダ５としてＡｕＳｎを用いる場合には、ＡｕＳｎが変
形を起こしにくいため、熱応力が緩和されずにクラック
の発生頻度が増加する。このため本発明が特に有効であ
る。
プ４の接合部４ｃの幅よりも広くしてある場合には、図
４に示すように、ベース２の接合部２ｃを対向面２１ｃ
及びその近傍の側面２２ｃからなる構成とすることも可
能であり、ベース２及びキャップ４の双方の接合部２
ｃ，４ｃを対向面２１ｃ，４１ｃ及びその近傍の側面２
２ｃ，４２ｃからなる構成とすれば、クラックの発生を
更に低減させることが可能である。また、ハンダ５とし
ては、ＡｕＳｎの他に、ＰｂＳｎも用いられるが、Ｐｂ
Ｓｎを用いた場合には表面酸化によって気密性が劣化す
る点に難があり、ＡｕＳｎを用いることが望ましい。ハ
ンダ５としてＡｕＳｎを用いる場合には、ＡｕＳｎが変
形を起こしにくいため、熱応力が緩和されずにクラック
の発生頻度が増加する。このため本発明が特に有効であ
る。
【００２２】続いて、本実施の形態の半導体装置の製造
方法について、図５を用いて説明する。図５は接合前の
ベース及びキャップを示す部分縦断面図である。先ず、
ベース２に半導体チップ１を実装する。半導体チップ１
とベース２との接続は、ベース２のボンディングパッド
２ａと半導体チップ１のボンディングパッド１ａとを位
置合わせして、熱圧着することによって、ボンディング
パッド１ａ，２ａの何れかに突起電極として形成された
ハンダ３を溶融させて、このハンダ３がボンディングパ
ッド１ａ，２ａの双方に溶着することによって、ボンデ
ィングパッド１ａ，２ａを電気的かつ機械的に接続す
る。
方法について、図５を用いて説明する。図５は接合前の
ベース及びキャップを示す部分縦断面図である。先ず、
ベース２に半導体チップ１を実装する。半導体チップ１
とベース２との接続は、ベース２のボンディングパッド
２ａと半導体チップ１のボンディングパッド１ａとを位
置合わせして、熱圧着することによって、ボンディング
パッド１ａ，２ａの何れかに突起電極として形成された
ハンダ３を溶融させて、このハンダ３がボンディングパ
ッド１ａ，２ａの双方に溶着することによって、ボンデ
ィングパッド１ａ，２ａを電気的かつ機械的に接続す
る。
【００２３】次に、ベース２の接合部２ｃにキャップ４
の接合部４ｃを位置合わせし、図５に示すように、Ａｕ
Ｓｎ共晶合金を接合部の形状に合わせて成形したプリフ
ォーム５´を接合部２ｃ，４ｃの間に挟んだ状態で、加
熱炉にて加熱してプリフォーム５´を溶融させ、溶融し
たハンダ５がベース２の接合部２ｃの対向面２１ｃとキ
ャップ４の接合部４ｃの対向面４１ｃ及び側面４２ｃと
に溶着することによって、ベース２とキャップ４とを封
止接合して、封止体が形成される。こうして図２に示す
状態となる。
の接合部４ｃを位置合わせし、図５に示すように、Ａｕ
Ｓｎ共晶合金を接合部の形状に合わせて成形したプリフ
ォーム５´を接合部２ｃ，４ｃの間に挟んだ状態で、加
熱炉にて加熱してプリフォーム５´を溶融させ、溶融し
たハンダ５がベース２の接合部２ｃの対向面２１ｃとキ
ャップ４の接合部４ｃの対向面４１ｃ及び側面４２ｃと
に溶着することによって、ベース２とキャップ４とを封
止接合して、封止体が形成される。こうして図２に示す
状態となる。
【００２４】このハンダ５による溶着と同時に、キャッ
プ４の内側と半導体チップ１の裏面とをハンダ７によっ
て溶着する。この溶着のために、キャップ４の内側及び
半導体チップ１の裏面にはハンダ７を付着させるために
金メッキ或いはニッケルメッキを施しておく。このハン
ダ７は、半導体チップ１の発生する熱を半導体チップ１
の裏面からキャップ４に伝熱するための、熱伝導部材と
して機能するものである。
プ４の内側と半導体チップ１の裏面とをハンダ７によっ
て溶着する。この溶着のために、キャップ４の内側及び
半導体チップ１の裏面にはハンダ７を付着させるために
金メッキ或いはニッケルメッキを施しておく。このハン
ダ７は、半導体チップ１の発生する熱を半導体チップ１
の裏面からキャップ４に伝熱するための、熱伝導部材と
して機能するものである。
【００２５】図６は、前述した半導体装置を基板に実装
した半導体モジュールを示す縦断面図である。このモジ
ュールでは、実装基板８に半導体装置を接続するための
ボンディングパッド８ａが設けられており、このボンデ
ィングパッド８ａは基板８表面或いは内部に形成された
配線（図示せず）によって、他の素子或いは回路と電気
的に導通している。
した半導体モジュールを示す縦断面図である。このモジ
ュールでは、実装基板８に半導体装置を接続するための
ボンディングパッド８ａが設けられており、このボンデ
ィングパッド８ａは基板８表面或いは内部に形成された
配線（図示せず）によって、他の素子或いは回路と電気
的に導通している。
【００２６】実装する半導体装置は、ベース２とキャッ
プ４とを、夫々対向する接合部２ｃ，４ｃにて接合して
形成した中空部に、半導体チップ１を収容し、ベース２
或いはキャップ４の少なくとも何れか一方の接合部が、
対向面及びその近傍の側面からなっている。
プ４とを、夫々対向する接合部２ｃ，４ｃにて接合して
形成した中空部に、半導体チップ１を収容し、ベース２
或いはキャップ４の少なくとも何れか一方の接合部が、
対向面及びその近傍の側面からなっている。
【００２７】半導体チップ１は、封止体の基体となる例
えばセラミックを用いたベース２に接続されており、封
止体のベース２の上面には、半導体チップ１のボンディ
ングパッド１ａに対応して配置したボンディングパッド
２ａを設け、ボンディングパッド１ａとボンディングパ
ッド２ａとはＡｕＳｎ等のハンダ３によって、電気的か
つ機械的に接続されている。
えばセラミックを用いたベース２に接続されており、封
止体のベース２の上面には、半導体チップ１のボンディ
ングパッド１ａに対応して配置したボンディングパッド
２ａを設け、ボンディングパッド１ａとボンディングパ
ッド２ａとはＡｕＳｎ等のハンダ３によって、電気的か
つ機械的に接続されている。
【００２８】ベース２の下面には実装基板８に接続する
ためのボンディングパッド２ｂを設け、上面のボンディ
ングパッド２ａと下面のボンディングパッド２ｂとは、
ベース２内部に形成した多層配線（図示せず）によって
電気的に導通している。そして、ベース下面のボンディ
ングパッド２ａと実装基板８のボンディングパッド８ａ
とが、ＡｕＳｎ或いはＰｂＳｎ等のハンダ９によって、
電気的かつ機械的に接続されている。
ためのボンディングパッド２ｂを設け、上面のボンディ
ングパッド２ａと下面のボンディングパッド２ｂとは、
ベース２内部に形成した多層配線（図示せず）によって
電気的に導通している。そして、ベース下面のボンディ
ングパッド２ａと実装基板８のボンディングパッド８ａ
とが、ＡｕＳｎ或いはＰｂＳｎ等のハンダ９によって、
電気的かつ機械的に接続されている。
【００２９】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。例えば、前述した実施の形態ではフェイス
ダウンボンディング方式を用いた半導体装置について述
べたが、他のボンディング方式による半導体装置にも適
用が可能であり、また、ベースとキャップとの接合に関
してもハンダの他にろう材を用いたろう付けによって接
合する場合にも適用が可能である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。例えば、前述した実施の形態ではフェイス
ダウンボンディング方式を用いた半導体装置について述
べたが、他のボンディング方式による半導体装置にも適
用が可能であり、また、ベースとキャップとの接合に関
してもハンダの他にろう材を用いたろう付けによって接
合する場合にも適用が可能である。
【００３０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、クラックの発生を防止すること
ができるという効果がある。 （２）本発明によれば、効果（１）により、気密封止性
が向上するという効果がある。 （３）本発明によれば、効果（２）により、回路性能の
低下或いは配線の短絡などによる作動不良の発生を防止
することができるという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、クラックの発生を防止すること
ができるという効果がある。 （２）本発明によれば、効果（１）により、気密封止性
が向上するという効果がある。 （３）本発明によれば、効果（２）により、回路性能の
低下或いは配線の短絡などによる作動不良の発生を防止
することができるという効果がある。
【図１】本発明の一実施の形態である半導体装置を示す
縦断面図である。
縦断面図である。
【図２】図１に示す半導体装置のａ部を示す部分縦断面
図である。
図である。
【図３】本発明の変更例を示す部分縦断面図である。
【図４】本発明の変更例を示す部分縦断面図である。
【図５】本実施の形態の半導体装置の接合前の状態を示
す部分縦断面図である。
す部分縦断面図である。
【図６】図１に示す半導体装置を基板に実装した半導体
モジュールを示す縦断面図である。
モジュールを示す縦断面図である。
１…半導体チップ、１ａ，２ａ，２ｂ，８ａ…ボンディ
ングパッド、２…ベース、２ｃ，４ｃ…接合部、２１
ｃ，４１ｃ…対向面、２２ｃ，４２ｃ…側面、３，５，
７，９…ハンダ、４…キャップ、６…メタライズ層、８
…実装基板。
ングパッド、２…ベース、２ｃ，４ｃ…接合部、２１
ｃ，４１ｃ…対向面、２２ｃ，４２ｃ…側面、３，５，
７，９…ハンダ、４…キャップ、６…メタライズ層、８
…実装基板。
フロントページの続き (72)発明者 吉田 育生 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F044 KK04 KK07 KK09 LL04 RR18 RR19
Claims (9)
- 【請求項１】 ベースとキャップとを、夫々対向する接
合部にて接合して形成した中空部に、半導体チップを収
容する半導体装置において、前記ベース或いはキャップ
の少なくとも何れか一方の接合部が、対向面及びその近
傍の側面からなっていることを特徴とする半導体装置。 - 【請求項２】 前記ベース及びキャップの、一方の接合
部の幅が他方の接合部の幅よりも広く、前記一方の接合
部が対向面及びその近傍の側面からなっていることを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記接合部の側面が曲面となっているこ
とを特徴とする請求項１又は請求項２に記載の半導体装
置。 - 【請求項４】 ベースとキャップとを、夫々対向する接
合部にて接合して形成した中空部に、半導体チップを収
容する半導体装置を基板に実装した半導体モジュールに
おいて、前記ベース或いはキャップの少なくとも何れか
一方の接合部が、対向面及びその近傍の側面からなって
いることを特徴とする半導体モジュール。 - 【請求項５】 前記ベース及びキャップの、一方の接合
部の幅が他方の接合部の幅よりも広く、前記一方の接合
部が対向面及びその近傍の側面からなっていることを特
徴とする請求項４に記載の半導体モジュール。 - 【請求項６】 前記接合部の側面が曲面となっているこ
とを特徴とする請求項４又は請求項５に記載の半導体モ
ジュール。 - 【請求項７】 ベースとキャップとを、夫々対向する接
合部にて接合して中空部を形成し、半導体チップを収容
する半導体装置の製造方法において、 前記ベース或いはキャップの少なくとも何れか一方の接
合部が、対向面及びその近傍の側面からなっており、 前記ベースに半導体チップを実装する工程と、 前記ベースの接合部と前記キャップの接合部とを位置合
わせし、前記少なくとも何れか一方の接合部の対向面及
びその近傍の側面にハンダを付着させて、夫々の接合部
を相互に溶着させる工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項８】 前記ベース及びキャップの、一方の接合
部の幅が他方の接合部の幅よりも広く、前記一方の接合
部が対向面及びその近傍の側面からなっていることを特
徴とする請求項７に記載の半導体装置の製造方法。 - 【請求項９】 前記接合部の側面が曲面となっているこ
とを特徴とする請求項７又は請求項８に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110326A JP2000307016A (ja) | 1999-04-19 | 1999-04-19 | 半導体装置、半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110326A JP2000307016A (ja) | 1999-04-19 | 1999-04-19 | 半導体装置、半導体モジュール及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307016A true JP2000307016A (ja) | 2000-11-02 |
Family
ID=14532905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11110326A Pending JP2000307016A (ja) | 1999-04-19 | 1999-04-19 | 半導体装置、半導体モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307016A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135264A (ja) * | 2004-11-09 | 2006-05-25 | Murata Mfg Co Ltd | 電子部品の製造方法及びそれを用いた電子部品 |
| JP2007165494A (ja) * | 2005-12-13 | 2007-06-28 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
| JP2008016471A (ja) * | 2006-07-03 | 2008-01-24 | Sony Corp | 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器 |
| JP2009506565A (ja) * | 2005-08-30 | 2009-02-12 | コミツサリア タ レネルジー アトミーク | ２つの要素を互いにシーリングまたは溶接する方法 |
| WO2013172442A1 (ja) * | 2012-05-18 | 2013-11-21 | 株式会社村田製作所 | 水晶振動子 |
-
1999
- 1999-04-19 JP JP11110326A patent/JP2000307016A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135264A (ja) * | 2004-11-09 | 2006-05-25 | Murata Mfg Co Ltd | 電子部品の製造方法及びそれを用いた電子部品 |
| JP4513513B2 (ja) * | 2004-11-09 | 2010-07-28 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP2009506565A (ja) * | 2005-08-30 | 2009-02-12 | コミツサリア タ レネルジー アトミーク | ２つの要素を互いにシーリングまたは溶接する方法 |
| JP2007165494A (ja) * | 2005-12-13 | 2007-06-28 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
| JP2008016471A (ja) * | 2006-07-03 | 2008-01-24 | Sony Corp | 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器 |
| WO2013172442A1 (ja) * | 2012-05-18 | 2013-11-21 | 株式会社村田製作所 | 水晶振動子 |
| JPWO2013172442A1 (ja) * | 2012-05-18 | 2016-01-12 | 株式会社村田製作所 | 水晶振動子 |
| US9627603B2 (en) | 2012-05-18 | 2017-04-18 | Murata Manufacturing Co., Ltd. | Quartz vibrator having a dome-shaped cap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP3097644B2 (ja) | 半導体装置接続構造及び接続方法 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| KR100368776B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JPH05226487A (ja) | 半導体装置 | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JPH1187556A (ja) | 半導体装置 | |
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH08148647A (ja) | 半導体装置 | |
| US6404059B1 (en) | Semiconductor device having a mounting structure and fabrication method thereof | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH0777243B2 (ja) | 表面実装用パツケ−ジ | |
| JPH08236575A (ja) | 半導体装置及びその製造方法 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP3801397B2 (ja) | 半導体装置の実装基板及び半導体装置実装体 | |
| JP2646992B2 (ja) | チップキャリア | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JPH05175251A (ja) | 半導体装置 | |
| JP2970085B2 (ja) | 半導体装置 |