JP2008016471A - 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器 - Google Patents

機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器 Download PDF

Info

Publication number
JP2008016471A
JP2008016471A JP2006183033A JP2006183033A JP2008016471A JP 2008016471 A JP2008016471 A JP 2008016471A JP 2006183033 A JP2006183033 A JP 2006183033A JP 2006183033 A JP2006183033 A JP 2006183033A JP 2008016471 A JP2008016471 A JP 2008016471A
Authority
JP
Japan
Prior art keywords
substrate
joint
spacer
functional
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006183033A
Other languages
English (en)
Other versions
JP4967481B2 (ja
Inventor
Seiya Yamaguchi
征也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006183033A priority Critical patent/JP4967481B2/ja
Publication of JP2008016471A publication Critical patent/JP2008016471A/ja
Application granted granted Critical
Publication of JP4967481B2 publication Critical patent/JP4967481B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】基板にクラックが入ることにより、歩留りが低下することのない機能素子を提供する。
【解決手段】基板11の表面に機能部12を取り囲む接合部13を備える。接合部13と対応して接合面15Aを有すると共に機能部12に対応して空隙を有する筒状のスペーサ部15を備え、接合部13と接合面15Aとが接合材16で接合されている。空隙を塞ぐ蓋部17をスペーサ部15上に備える。接合面15Aは半径R1の曲面が径方向に形成された端部15A−1を空隙側に有し、半径R2の曲面が径方向に形成された端部15A−2を空隙側とは反対側に有する。スペーサ部15はWe≧Ws+R1+R2、de1≦ds1−2×R1,de2≦ds2−2×R1を満たす。We:接合面15Aの径方向の幅、Ws:接合部13の径方向の幅、de1,de2:スペーサ部15の径方向の内径、ds1,ds2:接合部13の径方向の内径
【選択図】図2

Description

本発明は、気密封止の必要な機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器に関する。
近年の集積化技術の向上に伴い、電子機器の小型・軽量化、低電圧動作・低消費電力化、高周波動作化が急速に進んでいるが、その一方で高機能化も求められている。このような互いに対立する課題を解決する技術の一つとして、MEMS(Micro Electro Mechanical Systems;マイクロマシン)が注目されている。このMEMSは、シリコンプロセス技術により、マイクロな機械的要素と電子回路要素とを融合したシステムであり、日本では主にマイクロマシンと称されるものである。MEMSの要素技術は、その精密加工性などの優れた特徴から、高機能化に対応しつつ、小型で低価格なSoC(System on a Chip) を実現することができる。
そのため、近年、各種センサ、流体、光学、RF、ストレージ、バイオなど多岐に渡る応用分野においてMEMSの要素技術が利用されている。この技術を利用したものとして、例えば、一次元反射型ディスプレイデバイスがある。このデバイスは、基板上に共通電極を有し、その共通電極と所定の間隙を介した中空に、反射ミラーとして機能する固定リボンおよび可動リボンを交互に配置してなるマイクロリボンアレイを有している。
このデバイスでは、例えば、共通電極とマイクロリボンアレイとの間に電位差を発生させると、誘導電荷による静電力によって可動リボンが共通電極側に引き寄せられ、マイクロリボンアレイに段差が発生する。この段差は回折格子として機能するので、例えば、段差の生じたマイクロリボンアレイにレーザ光を入射させると、反射光の他に回折光が発生する。この回折光の強度は、マイクロリボンアレイの段差の大きさに応じて変化するので、例えば、マイクロリボンアレイに一定強度のレーザ光を入射させた状態で、映像信号で変調した電圧を共通電極に印加して、映像信号に応じた段差をマイクロリボンアレイに生じさせることにより、回折光から映像信号に応じた一次元の画像を得ることできる。このようにして得られた一次元の画像を例えば走査ミラーを用いて平行方向に走査し投影することにより、スクリーン上に2次元映像を表示することができる。
特開2005−329532号公報 TI Technical Journal,July 1998,pp.87−94
ところで、上記のMEMSの要素技術を利用したマイクロリボンアレイのような機能部を内蔵する機能素子では、機能部の機械的な動作空間を確保しつつ、安定した環境を維持するために、機能部を気密封止することが必要となる。例えば、特許文献1の図3bに記載されているように、機能部が表面に形成された基板を備えた機能素子では、基板の表面に形成された、機能部を取り囲む接合部と、蓋部の表面に形成された接合部とを接合材を介して接続し、これにより機能部上に気密に保たれた空隙を形成している。しかし、このように、接合材の厚さを利用して空隙を設けた場合には、その空隙の高さは接合材の厚さで決まってしまうので、空隙の高さを高くすることは容易ではない。そこで、空隙の高さを高くする必要のある用途では、例えば、非特許文献1に記載されているように、基板と蓋部との間にスペーサを設け、スペーサによって空隙の高さを調整している。また、図20に示したように、基板110上に機能部(図示せず)と、その機能部を取り囲む接合部111とを設け、その接合部111と、所定の高さのスペーサ部120の底面に設けられた接合面121とを接合材140を介して接合し、さらにスペーサ部120の上面側の接合面122と、蓋部130の接合部131とを接合材140を介して接合することにより、機能部上に所定の高さの空隙を設けている。
このように、機能部を気密封止するために、蓋部やスペーサを基板に接合させる場合には、一般に半田や樹脂が用いられる。しかし、これらの熱膨張係数は一般に、基板のそれとは大きく異なるので、単純に半田や樹脂を用いて蓋部やスペーサを基板に接合させた場合には、半田や樹脂が熱膨張または熱収縮した際に基板に大きな応力が発生し、これにより、基板にクラックが入ってしまう場合が多い。その結果、気密封止が破壊されたり、基板内の配線が切断され機能部が動作しなくなり、歩留りが低下するという問題があった。
そして、このような問題は、MEMSの要素技術を利用したものに限らず、気密封止の必要な機能素子において広く一般に生じるものである。そのような機能素子としては、例えば、CCDやCMOSイメージャーなどの受光素子、レーザーダイオードなどの発光素子、レーザーカップラーなどの受発光素子、DMD(Digital Mirror Device) やGLV(Grating Light Value) などの反射型素子などがある。これらの機能素子では、吸湿や酸化、腐食性ガスへの接触による腐食、ダストの付着による特性劣化などの問題があり、気密封止が必要とされている。
本発明はかかる問題点に鑑みてなされたもので、その目的は、基板にクラックが入ることにより、歩留りが低下することのない機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器を提供することにある。
本発明の機能素子は基板の表面に機能部を備えたものであり、その基板の表面には機能部を取り囲む接合部が設けられている。なお、「基板の表面」とは、単一基板の表面の他、基板上に設けられた別基板の表面をも含む概念である。基板上には接合部と対応して接合面を有すると共に、機能部に対応して空隙を有する筒状のスペーサ部が設けられており、接合部と接合面とが接合材によって接合されている。スペーサ部上には空隙を塞ぐ蓋部が設けられている。このとき、接合面の径方向の幅Weは、接合部の径方向の幅Wsよりも広くなっており、スペーサ部の径方向の内径deは、接合部の径方向の内径dsよりも小さくなっている。なお、スペーサ部および蓋部は互いに一体に形成されていてもよいし、別体に形成されていてもよい。
ここで、接合面が、半径R1の曲面が径方向に形成された第1端部を空隙側に有すると共に、半径R2の曲面が径方向に形成された第2端部を空隙側とは反対側に有している場合には、幅Weおよび内径deは以下の関係式を満たすことが好ましい。なお、第1端部および第2端部がC面取りされている場合には、半径R1,R2の代わりに、C面取りされたことにより削除された部分の幅を用いるようにしてもよい。
We≧Ws+R1+R2
de≦ds−2×R1
本発明の電子デバイス、モジュールおよび電子機器は、上記の機能素子を備えたものである。
本発明の機能素子、電子デバイス、モジュールおよび電子機器では、接合面の径方向の幅Weを接合部の径方向の幅Wsよりも広くし、かつスペーサ部の径方向の内径deを接合部の径方向の内径dsよりも小さくしたので、接合材が接合面の端部から外部へはみ出すことがない。
本発明の機能素子、電子デバイス、モジュールおよび電子機器によれば、接合面の径方向の幅Weを接合部の径方向の幅Wsよりも広くし、かつスペーサ部の径方向の内径deを接合部の径方向の内径dsよりも小さくしたので、接合材が接合面の端部から外部へはみ出すことがない。これにより、接合材が基板とは異なる熱膨張係数を有する材料により構成されている場合であっても、熱膨張または熱収縮した際に基板に大きな応力が発生しなくなるので、基板にクラックが入る虞がなくなる。その結果、空隙の気密封止が破壊されたり、基板内の配線が切断され機能部が動作しなくなる虞もなくなり、歩留りが向上する。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は、本実施の形態に係る電子デバイスの断面構成を表すものである。この電子デバイス1は、反射型ディスプレイデバイスに好適に適用可能なものであり、フレーム部24のキャビティ内に機能素子10と、機能素子10内の機能部12(後述)を駆動する駆動装置20,20とが配置されたものである。
図2は図1の機能素子10を拡大して表すものであり、図4のB−B矢視方向の断面構成に対応するものである。図3も図1の機能素子10を拡大して表すものであり、図4のC−C矢視方向の断面構成に対応するものである。図4は図2のA−A矢視方向の断面構成を表すものである。
機能素子10は、基板11上に、機能部12(図4,図6〜図7参照)と、その機能部12を取り囲む接合部13と、引出電極14,14とを備えている。接合部13には、高さHのスペーサ部15の底面(接合面15A)が接合材16を介して接合されており、さらに、スペーサ部15の上面(接合面15B)には、蓋部17の接合部18が接合材19を介して接合されている。これにより、機能部12上にはスペーサ部15の高さHに接合材16,19の高さを加算して得られる高さの空隙が設けられている。なお、機能部12が基板11上に設けられた別基板上に設けられている場合には、機能部12上にはスペーサ部15の高さHから別基板の厚さを除算した値に接合材16,19の高さを加算して得られる高さの空隙が存在することとなる。
ここで、基板11は、主に機能部12、スペーサ部15および蓋部17を支持するものであり、例えば、シリコン(Si)、シリコン・カーバイト(SiC)、シリコン・ゲルマニウム(SiGe)およびシリコン・ゲルマニウム・カーボン(SiGeC)などのSi系基板や、ガリウム・砒素(GaAs)、ガリウムナイトライド(GaN)、ガラス、樹脂およびプラスチックなどの非Si系基板により構成されている。
接合部13は、例えばCr/Ni/Auや、Ti/Pt/Auなどの積層膜からなり、図3に示したように、幅がWs、一の径方向の内径がds1、それに垂直な径方向の内径がds2の帯状のリングとなっている。この接合部13はまた、図4に示したように、周回方向に外径R3の曲面を含む端部13A(第3端部)を四隅に有している。接合部18は、例えばCr/Ni/Auや、Ti/Pt/Auなどの積層膜からなり、接合部13よりも幅や内径の小さな帯状のリングとなっている。引出電極14,14は、例えばTi/Tin/Ti/Alなどの積層膜や、Alなどからなる。なお、機能部12と引出電極14,14とを結ぶ引出配線(図示せず)は、例えば、Cu,W,Si,W−Si,Alなどで形成されている。
スペーサ部15は、基板11の熱膨張係数と等しいかそれに近い値を有する材料からなり、例えば、基板11が熱膨張係数3.2ppm/Kのシリコン基板である場合には、鉄(Fe)ニッケル(Ni)合金により構成されていることが好ましい。この鉄ニッケル合金は、図5に示したように、ニッケルの含有量を適切に調節することにより基板11の熱膨張係数と等しくすることが可能な材料であり、基板11の熱膨張係数と等しいかそれに近い値にするには、ニッケルを32wt.%以上40wt.%以下含有することが好ましい。なお、鉄ニッケル合金に他の元素を混合して3元以上の合金としてもよい。
このスペーサ部15は、図2,図3に示したように、一の径方向の内径がde1、それに垂直な径方向の内径がde2の空隙が機能部12に対応して形成された筒形状となっている。また、接合面15Aの形成されている筒の底部は径方向の幅がWeの順テーパー状となっており、他方、接合面15Bの形成されている筒の上部は径方向の幅が幅Weよりも狭い逆テーパー状となっている。つまり、このスペーサ部15の基板11に垂直な断面はクランク形状となっている。なお、このクランク形状は、例えばプレス加工により成型することが可能である。
ここで、接合面15Aは、半径R1の曲面が径方向に形成された端部15A−1(第1端部)を空隙側に有し、半径R2の曲面が径方向に形成された端部15A−2(第2端部)を空隙側とは反対側に有している。そして、接合面15Aの幅We、接合部13の幅Ws、スペーサ部15の内径de1,de2、接合部13の内径ds1,ds2は、以下の3つの関係式を満たしている。
We≧Ws+R1+R2…(1)
de1≦ds1−2×R1…(2)
de2≦ds2−2×R1…(3)
これにより、接合材16が接合面15Aの端部15A−1,15A−2から空隙側または外側へはみ出したり、接合材16の側面が端部15A−1,15A−2の側面と同一面上となることがなくなる。その結果、接合材16は、例えば、図2,図3に示したように、基板11との関係でおよそ逆テーパー状となる。
なお、空隙の気密封止が破壊されたり、基板11内の配線が切断され機能部12が動作しなくなるのを防止するためには、スペーサ部15のうち接合面15Aに対応する部分の厚さteが厚いことが好ましく、基板11の厚さとほぼ等しいか、それよりも厚いことが好ましい。また、この接合面15Aに対応する部分は、図4に示したように、周回方向に外径R3より小さな外径R4の曲面を含む端部15C(第4端部)を端部13Aに対応して四隅に有している。
接合材16は、例えばSn−Ag,Sn−Ag−Cu,Sn−Ag−Ni,Au−Si,Au−Sn,Au−Sb,Au−Zn,Au−Ge,Au−Beなどの半田からなり、接合部13と接合面15Aとを互いに接合すると共に、基板11とスペーサ部15との間を封止するようになっている。接合材19は、接合材16と同様、例えばSn−Ag,Sn−Ag−Cu,Sn−Ag−Ni,Au−Si,Au−Sn,Au−Sb,Au−Zn,Au−Ge,Au−Beなどの半田からなり、接合面15Bと接合部18とを互いに接合すると共に、スペーサ部15と蓋部17との間を封止するようになっている。これにより、スペーサ部15内の空隙が気密封止されるので、機能部12の機械的な動作空間を確保しつつ、安定した環境を維持することができる。
なお、空隙の気密封止が破壊されたり、基板11内の配線が切断され機能部12が動作しなくなるのを防止するためには、接合材16の厚さtpはスペーサ部15の厚さteとは異なり、薄いことが好ましい。もっとも、接合部13や接合面15Aに多少のうねりがある場合であっても基板11とスペーサ部15との間を封止することが可能な最低限の厚さであることが好ましい。
本実施の形態の電子デバイスではまた、機能素子10および駆動装置20,20は接合材21によってフレーム部24内に固定されると共に、ワイヤ22,22を介して接続されている。また、駆動装置20,20はフレーム部24内に設けられた外部回路接続端子(図示せず)にワイヤ23,23を介して接続されている。また、機能素子10のうちスペーサ部15の接合面15Bよりも低い部位と、駆動装置20,20およびワイヤ22,22,23,23の全体とが封止部25によって封止されている。
ここで、接合材21は例えばAgペーストや、エポキシ接着材からなり、機能素子10および駆動装置20,20の熱をフレーム部24に伝達するようになっている。また、ワイヤ22,22,23,23は例えばAuや、Alからなる。フレーム部24は例えばLTCCや、セラミック、樹脂からなり、接合材21を介して伝達されてきた機能素子10および駆動装置20,20の熱を放散させるようになっている。封止部25は例えばオルソクレゾールノボラック樹脂や、フェノールノボラック樹脂、溶融シリカ、シリコーン、カーボンブラックなどから構成されるモールド樹脂からなり、機能素子10のうちスペーサ部15の接合面15Bよりも低い部位と、駆動装置20,20およびワイヤ22,22,23,23を外部環境から保護するようになっている。
図6は、図2のA−A矢視方向の断面構成のうち、機能部12およびその近傍を拡大して表すものである。図7は、機能部12の一部(1画素分)を斜視的に表すものである。この機能部12では、基板11上に導電性材料または誘電体材料からなる共通電極2が形成されており、その共通電極2と所定の間隙を介して空隙3を形成するマイクロリボンアレイ4が形成されている。このマイクロリボンアレイ4は、両端が基板11上に接する複数の固定リボン5および可動リボン6をアレイ状に交互に配置して構成されたものである。
ここで、固定リボン5および可動リボン6はそれぞれ、絶縁層と金属層とを基板11側から順に積層して構成されており、固定リボン5は可動リボン6よりも高い剛性を有している。これにより、マイクロリボンアレイ4は、共通電極2との間に電位差が発生すると、図7に示したように、誘導電荷による静電力によって可動リボン6だけが共通電極2側に引き寄せられ、段差が発生するようになっている。また、金属層は反射ミラーとして機能し、上記したようにマイクロリボンアレイ4に段差が生じると、外部から入射する光に対して回折格子として機能するようになっている。
このような構成を備えた電子デバイス1では、例えば、共通電極2とマイクロリボンアレイ4との間に電位差を発生させると、誘導電荷による静電力によって可動リボン6が共通電極2側に引き寄せられ、マイクロリボンアレイ4に段差が発生する。この段差は上記したように回折格子として機能するので、例えば、段差の生じたマイクロリボンアレイ4にレーザ光を入射させると、反射光の他に回折光が発生する。この回折光の強度は、マイクロリボンアレイ4の段差の大きさに応じて変化するので、例えば、図8に示したような投射装置において、電子デバイス1を適用することが可能である。
具体的には、まず、レーザ30から射出されたレーザ光L1を照明レンズ40で偏平な形状にし、その偏平なレーザ光L2をマイクロリボンアレイ4に入射させる。次に、電子デバイス1を含むモジュール50において、映像信号で変調した電圧を共通電極2に印加して、映像信号に応じた段差をマイクロリボンアレイ4に生じさせる。これにより、回折光L3から映像信号に応じた一次元の画像を得ることできる。このようにして得られた一次元の画像を投影レンズ60で集光し、その集光光を走査ミラー70を用いて平行方向に走査し投影することにより、スクリーン80上に2次元映像を表示することができる。
ところで、従来は、図20に示したように、接合部111の径方向の幅を接合面121の径方向の幅よりも大きくして、接合材140が接合面121の端部から空隙側または外側へはみ出た順テーパーの状態、すなわち濡れた状態にするのが通例であった。そして、仮に接合材140の形状が基板110との関係でおよそ逆テーパー状となってしまったときには接合材140が接合面121の端部から空隙側または外側へはみ出て、濡れた状態になるまで接合材140をつぎ足していた。つまり、従来は、本実施の形態の構成とは全く逆の構成を採っており、またそれが常識となっていた。そのため、従来は、接合材140が熱膨張または熱収縮すると、基板のうち、接合材140の順テーパー状となっている部位に対応する部分に大きな応力が発生してしまい、これにより、基板140にクラックが入ってしまう場合が多かった。その結果、気密封止が破壊されたり、基板140内の配線が切断され機能部が動作しなくなり、歩留りが低下するという問題があった。
一方、本実施の形態では、図2,図3に示したように、接合材16が接合面15Aの端部15A−1,15A−2から空隙側または外側へはみ出したり、接合材16の側面が端部15A−1,15A−2の側面と同一面上となることがないので、接合材16は、例えば、図2,図3に示したように、基板11との関係でおよそ逆テーパー状となる。これにより、接合材16が基板11とは異なる熱膨張係数を有する材料により構成されている場合であっても、熱膨張または熱収縮した際に基板に大きな応力が発生しなくなるので、基板11にクラックが入る虞がなくなる。その結果、空隙の気密封止が破壊されたり、基板11内の配線が切断され機能部12が動作しなくなる虞もなくなり、歩留りが向上する。
図9は、蓋部17にパーティクルダストが付着したことによってスクリーン70上に部分的に暗部ができた場合における、その暗部と最も明るい部分とのコントラスト比と、パーティクルダストの径との関係を表すものである。ここで、図9の破線は間隙の高さが0.1mmのときのコントラスト比を表しており、図9の実線は間隙の高さが1.2mmのときのコントラスト比を表している。
図9から、蓋部17に同一径(例えば3μm)のパーティクルダストが付着していた場合には、間隙の高さ、すなわち蓋部17の高さを高くし、デフォーカスした方が大きなコントラスト比を得ることができる。また、所定の値(例えば1500:1)以上のコントラスト比が必要な場合のパーティクルダストの径を比較すると、蓋部17の高さを高くし、デフォーカスした方が許容できるパーティクルダストの径を大きくすることができ、これにより、蓋部17の管理を比較的緩やかに行うことができる。
従って、本実施の形態では、接合材16によって狭い間隙を形成した場合と比べて、高いコントラスト比を得ることができる。また、蓋部17の管理を比較的緩やかに行うことができ、パーティクルダストによる歩留りの低下を抑制することができる。
表1は、端部15A−1の半径R1を150μm、端部15A−2の半径R2を50μm、スペーサ部15の厚さteを300μm、接合材16の厚さtpを30μmにした場合に、式(1)〜(3)を満たすときと、満たさないときとにおける、基板11のクラック発生率(電子デバイス1の不良率)を表している。また、表2は、半径R1を150μm、半径R2を50μm、接合面15Aの幅Weを1000μm、接合部13の幅Wsを800μmにした場合に、接合材16の厚さtpを一定(30μm)にした状態でスペーサ部15の厚さteを厚くしたときと、スペーサ部15の厚さteを一定(30μm)にした状態で接合材16の厚さtpを厚くしたときとにおける、電子デバイス1の不良率を表している。表1,表2では、分母にサンプル数を、分子にクラックの発生したデバイスの数をそれぞれ示すことにより不良率が表されている。
なお、表1および表2には、−50℃〜+80℃を1サイクルとする温度サイクル試験を0回、100回、250回、350回、500回行ったときの不良率がそれぞれ示されている。また、基板11にクラックが発生したか否かは、図10に示したようなテスト基板によって判定することが可能である。このテスト基板には、接合部13に沿って蛇行するデイジーチェーンC1〜C4が内部に設けられており、これらデイジーチェーンC1〜C4と個別に接続した端子t1〜t8が表面に設けられている。これにより、テスト基板を用いて電子デバイス1を形成したのち、端子間が導通しているか否かをチェックすることにより、温度サイクル試験前の不良率を知ることができる。さらに正常な電子デバイス1を温度サイクル試験にかけて、上記したそれぞれの回数に到達したのち、端子間が導通しているか否かをチェックすることにより、所定の回数における不良率を知ることができる。
Figure 2008016471
Figure 2008016471
表1から、式(1)〜(3)を満たすときには、温度サイクル試験を500回行っても1つも不良が発生しておらず、他方、式(1)〜(3)を満たしていないときには、温度サイクル試験を行う前から全ての電子デバイス1に不良が発生していることがわかる。従って、式(1)〜(3)を満たすように、接合面15Aの幅We、接合部13の幅Ws、スペーサ部15の径方向の内径de1,de2、接合部13の内径ds1,ds2を適切に調節することにより、基板11にクラックが入る虞がなくなる。その結果、空隙の気密封止が破壊されたり、基板11内の配線が切断され機能部12が動作しなくなる虞もなくなり、歩留りが向上する。
表2から、厚さteを厚くしたときには、温度サイクル試験を500回行っても1つも不良が発生しなくなった。他方、厚さtpを厚くしたときには、温度サイクル試験を行う前から電子デバイス1に不良が発生するようになり、さらに、温度サイクル試験を500回行ったときの不良率が増加したことがわかる。つまり、厚さtpを薄くすると、不良が発生しにくくなり、基板11にクラックが入る虞が低下する、といえる。従って、厚さteを厚くし、かつ厚さtpを薄くすることにより、空隙の気密封止が破壊されたり、基板11内の配線が切断され機能部12が動作しなくなる虞が低下し、歩留りの低下が抑制される。
ところで、図11(A)(電子デバイス1の一部分の上面図)に示したように、仮にスペーサ部15の端部15Cの外径R3を、基板11の接合部13に対応する部分の端部13Aの外径R4と等しくした場合に、接合面15Aを接合部13に接合する際に、スペーサ部15が図11(A)の矢印の方向へずれてしまったとする。なお、図11(A)の一点鎖線はスペーサ部15の理想的な位置を示しており、図11(A)の実線はスペーサ部15がずれたときの位置を示している。
スペーサ部15がずれた結果、図11(B)(図11(A)のD−D矢視方向の断面図)に示したように、端部15Cの面と、端部13Aの面とのほとんどがほぼ同一面上になってしまう場合がある。一般に、基板11のうち端部13Aのような曲面形状を有している部分と対応する部分には接合材16による応力が発生しやすい。そのため、端部15Cの面と、端部13Aの面とのほとんどがほぼ同一面上になると、その部分でクラックや、剥離が発生しやすくなり、歩留りが低下しやすい。
一方、本実施の形態では、基板11の接合部13は、図4および図12(A)(電子デバイス1の一部分の上面図)に示したように、スペーサ部15の端部15Cの外径R3を、基板11の接合部13に対応する部分の端部13Aの外径R4よりも小さくしたので、図12(B)(図12(A)のE−E矢視方向の断面図)に示したように、接合面15Aを接合部13に接合する際に、スペーサ部15が図12(A)の矢印の方向へずれたとしても、上記のケースとは異なり、端部15Cの面と端部13Aの面とのほとんどが互いに異なる面上となる。従って、基板11のうち端部13Aと対応する部分には接合材16による応力がほとんど発生しないので、その部分でクラックや、剥離が発生する虞はなく、歩留りが向上する。
また、本実施の形態では、図2,図3に示したように、スペーサ部15の接合面15B側の径を接合面15A側の径よりも小さくしたので、例えば、基板11上にスペーサ部15および蓋部17を形成したのち、ダイシングにより基板11を小さく切断する際や、引出電極13にワイヤ22をボンディングする際に、ダイシングブレードや、キャピラリがスペーサ部15と干渉するのを防止することができる。
また、本実施の形態では、図1に示したように、機能素子10のうちスペーサ部15の接合面15Bよりも低い部位を封止部25で封止するようにしたので、封止部25が蓋部17に直接触れることがない。これにより、封止部25が熱膨張または熱収縮した際に蓋部17に応力を発生させる虞がほとんどないので、蓋部17が例えばマイクロクラックを有するガラスなどにより構成されている場合であっても、そのマイクロクラックが大きなクラックに成長する虞はなく、歩留りが向上する。また、スペーサ部15を金属により構成した場合には、スペーサ部15の剛性を高くすることができ、また、封止部25との密着性を大きくすることができるので、封止部25が熱膨張または熱収縮した際に、封止部25の変位量を小さくすることができ、また、封止部25がスペーサ部15から剥がれるのを防止することができる。これにより、基板11にクラックが発生する虞はなく、歩留りが向上する。
以上、実施の形態を挙げて本発明の機能素子10、電子デバイス1、モジュール、電子機器について説明したが、本発明は上記実施の形態に限定されるものではなく、上記実施の形態と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
例えば、上記実施の形態では、接合面15Aの幅We、接合部13の幅Ws、スペーサ部15の内径de1,de2、接合部13の内径ds1,ds2が、式(1)〜(3)の3つの関係式を全て満たすようにしていたが、端部15A−1および端部15A−2の少なくとも一方がほとんど直角となっている場合など、半径R1およびR2の少なくとも一方が極めて小さい場合には、式(1)〜(3)において小さい径を考慮する必要はない。従って、半径R1およびR2の双方が極めて小さい場合には、式(1)〜(3)は近似的に以下のような式となる。
We>Ws…(4)
de1<ds1…(5)
de2<ds2…(6)
なお、第1端部および第2端部がC面取りされている場合には、半径R1,R2の代わりに、C面取りされたことにより削除された部分の幅を用いるようにしてもよい。
また、上記実施の形態では、スペーサ部15を、比較的薄く成型加工したが、図13に示したように、比較的厚く成型加工してもよい。また、図14に示したように、内径の互いに異なる2つの筒状のスペーサ部15a,15bをろう15cで接着して階段状にしてもよい。また、上記したようなクランク状とせずに、図15に示したように、ストレート状にしてもよい。
また、図16,図17に示したように、接合面15Aの端部15A−2に封止部25をせき止める壁を設けてもよい。これにより、スペーサ部15の厚さを薄くした場合であっても、スペーサ部15の側壁が封止部25の応力によりたわむことを防止することができるので、基板11にクラックが発生する虞はなく、歩留りが向上する。また、図18に示したように、スペーサ部15の接合面15Bを斜めに傾けて、蓋部17が機能部12の表面(マイクロリボンアレイ4の表面)に対して傾くようにしてもよい。このとき、接合面15Bを1〜2°程度、傾けることが好ましい。これにより、蓋部17と機能部12との間での多重反射を防止することができる。また、図19に示したように、用途によっては、蓋部17をスペーサ部15と一体にして設けてもよい。
また、上記実施の形態またはその変形例では、本発明の機能素子をプロジェクターに代表される電子機器に適用する場合について説明したが、必ずしもこれに限られるものではなく、プロジェクター以外の電子機器に適用することも可能である。これらのいずれの場合においても、上記実施の形態と同様の効果を得ることができる。
本発明の一実施の形態に係る電子デバイスの断面構成図である。 機能素子の一の断面構成図である。 機能素子の他の断面構成図である。 機能素子の他の断面構成図である。 ニッケル含有量と熱膨張係数との関係を表す関係図である。 機能部の上面図である。 機能部の一部分の斜視図である。 電子機器の機能ブロック図である。 パーティクルダストの直径とコントラスト比との関係を表す関係図である。 テスト基板の上面図である。 スペーサ部がずれたときの接合材の形状について説明するための上面図である。 スペーサ部がずれたときの接合材の形状について説明するための上面図である。 一変形例に係るスペーサ部の断面構成図である。 他の変形例に係るスペーサ部の断面構成図である。 さらに他の変形例に係るスペーサ部の断面構成図である。 さらに他の変形例に係るスペーサ部の断面構成図である。 図16の機能素子を備えた電子デバイスの断面構成図である。 さらに他の変形例に係るスペーサ部の断面構成図である。 さらに他の変形例に係るスペーサ部の断面構成図である。 従来の電子デバイスの断面構成図である。
符号の説明
1…電子デバイス、2…共通電極、3…空隙、4…マイクロリボンアレイ、5…固定リボン、6…可動リボン、10…機能素子、11…基板、12…機能部、13,18…接合部、14…引出電極、15…スペーサ部、15A,15B…接合面、16,19,21…接合材、17…蓋部、20…駆動装置、22,23…ワイヤ、24…フレーム部、25…封止部、30…レーザ、40…照明レンズ、50…モジュール、60…投影レンズ、70…走査ミラー、80…スクリーン

Claims (13)

  1. 基板と、
    前記基板の表面に形成された機能部と、
    前記基板の表面に形成され、かつ前記機能部を取り囲む接合部と、
    前記接合部と対応して接合面を有すると共に前記機能部に対応して空隙を有する筒状のスペーサ部と、
    前記接合部および前記接合面を接合する接合材と、
    前記スペーサ部上に形成され、かつ前記空隙を塞ぐ蓋部と
    を備え、
    前記接合面の径方向の幅Weは、前記接合部の径方向の幅Wsよりも広く、
    前記スペーサ部の径方向の内径deは、前記接合部の径方向の内径dsよりも小さい
    ことを特徴とする機能素子。
  2. 前記接合面は、半径R1の曲面が径方向に形成された第1端部を前記空隙側に有すると共に、半径R2の曲面が径方向に形成された第2端部を前記空隙側とは反対側に有し、
    前記幅Weおよび前記内径deは以下の関係式を満たす
    ことを特徴とする請求項1に記載の機能素子。
    We≧Ws+R1+R2
    de≦ds−2×R1
  3. 前記基板は、シリコン(Si)基板であり、
    前記スペーサ部は、ニッケル(Ni)を32wt.%以上40wt.%以下含有する鉄(Fe)ニッケル合金からなる
    ことを特徴とする請求項1に記載の機能素子。
  4. 前記接合部は、周回方向に外径R3の曲面を含む第3端部を有し、
    前記接合面は、周回方向に前記外径R3より小さな外径R4の曲面を含む第4端部を前記第3端部に対応して有する
    ことを特徴とする請求項1に記載の機能素子。
  5. 前記スペーサ部の前記蓋部側の径は、前記基板側の径よりも小さい
    ことを特徴とする請求項1に記載の機能素子。
  6. 前記蓋部は、前記基板の表面に対して所定の傾斜角で対向配置されている
    ことを特徴とする請求項1に記載の機能素子。
  7. 前記機能部は、前記基板と所定の間隙を介した中空にアレイ状に配置された複数の固定リボンおよび可動リボンを有する
    ことを特徴とする請求項1に記載の機能素子。
  8. 封止部によって封止された機能素子を内蔵する電子デバイスであって、
    前記機能素子は、
    基板と、
    前記基板の表面に形成された機能部と、
    前記基板の表面に形成され、かつ前記機能部を取り囲む接合部と、
    前記接合部と対応して接合面を有すると共に前記機能部に対応して空隙を有する筒状のスペーサ部と、
    前記接合部および前記接合面を接合する接合材と、
    前記スペーサ部上に形成され、かつ前記空隙を塞ぐ蓋部と
    を備え、
    前記接合面の径方向の幅Weは、前記接合部の径方向の幅Wsよりも広く、
    前記スペーサ部の径方向の内径deは、前記接合部の径方向の内径dsよりも小さい
    ことを特徴とする電子デバイス。
  9. 前記接合面は、半径R1の曲面が径方向に形成された第1端部を前記空隙側に有すると共に、半径R2の曲面が径方向に形成された第2端部を前記空隙側とは反対側に有し、
    前記幅Weおよび前記内径deは以下の関係式を満たす
    ことを特徴とする請求項8に記載の電子デバイス。
    We≧Ws+R1+R2
    de≦ds−2×R1
  10. 前記スペーサ部の上面よりも低い部位を覆う封止部をさらに備える
    ことを特徴とする請求項8に記載の電子デバイス。
  11. 一の素子と他の素子とに接続された機能素子を内蔵するモジュールであって、
    前記機能素子は、
    基板と、
    前記基板の表面に形成された機能部と、
    前記基板の表面に形成され、かつ前記機能部を取り囲む接合部と、
    前記接合部と対応して接合面を有すると共に前記機能部に対応して空隙を有する筒状のスペーサ部と、
    前記接合部および前記接合面を接合する接合材と、
    前記スペーサ部上に形成され、かつ前記空隙を塞ぐ蓋部と
    を備え、
    前記接合面の径方向の幅Weは、前記接合部の径方向の幅Wsよりも広く、
    前記スペーサ部の径方向の内径deは、前記接合部の径方向の内径dsよりも小さい
    ことを特徴とする電子機器。
  12. 前記接合面は、半径R1の曲面が径方向に形成された第1端部を前記空隙側に有すると共に、半径R2の曲面が径方向に形成された第2端部を前記空隙側とは反対側に有し、
    前記幅Weおよび前記内径deは以下の関係式を満たす
    ことを特徴とする請求項11に記載の電子機器。
    We≧Ws+R1+R2
    de≦ds−2×R1
  13. 請求項11に記載のモジュールを内蔵する
    ことを特徴とする電子機器。
JP2006183033A 2006-07-03 2006-07-03 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器 Expired - Fee Related JP4967481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006183033A JP4967481B2 (ja) 2006-07-03 2006-07-03 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006183033A JP4967481B2 (ja) 2006-07-03 2006-07-03 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器

Publications (2)

Publication Number Publication Date
JP2008016471A true JP2008016471A (ja) 2008-01-24
JP4967481B2 JP4967481B2 (ja) 2012-07-04

Family

ID=39073240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006183033A Expired - Fee Related JP4967481B2 (ja) 2006-07-03 2006-07-03 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器

Country Status (1)

Country Link
JP (1) JP4967481B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064525A (zh) * 2013-03-19 2014-09-24 精工爱普生株式会社 模块、模块的制造方法、电子设备及移动体
JP2016006865A (ja) * 2014-05-28 2016-01-14 京セラ株式会社 光学装置用基体、光学装置用パッケージ、光学装置およびプロジェクター
JP2016115771A (ja) * 2014-12-12 2016-06-23 株式会社リコー 光源モジュール及び光源モジュールの製造方法
JPWO2021095294A1 (ja) * 2019-11-14 2021-05-20

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217639A (ja) * 1986-03-19 1987-09-25 Hitachi Ltd 半導体装置
JPH04212439A (ja) * 1990-03-30 1992-08-04 Hitachi Ltd 電子回路装置
JPH09289260A (ja) * 1996-04-23 1997-11-04 Nec Corp 半導体装置
JP2000307016A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 半導体装置、半導体モジュール及びその製造方法
JP2005203669A (ja) * 2004-01-19 2005-07-28 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2005215211A (ja) * 2004-01-28 2005-08-11 Sony Corp 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217639A (ja) * 1986-03-19 1987-09-25 Hitachi Ltd 半導体装置
JPH04212439A (ja) * 1990-03-30 1992-08-04 Hitachi Ltd 電子回路装置
JPH09289260A (ja) * 1996-04-23 1997-11-04 Nec Corp 半導体装置
JP2000307016A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 半導体装置、半導体モジュール及びその製造方法
JP2005203669A (ja) * 2004-01-19 2005-07-28 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2005215211A (ja) * 2004-01-28 2005-08-11 Sony Corp 表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064525A (zh) * 2013-03-19 2014-09-24 精工爱普生株式会社 模块、模块的制造方法、电子设备及移动体
JP2014183151A (ja) * 2013-03-19 2014-09-29 Seiko Epson Corp モジュール、モジュールの製造方法、電子機器、および移動体
JP2016006865A (ja) * 2014-05-28 2016-01-14 京セラ株式会社 光学装置用基体、光学装置用パッケージ、光学装置およびプロジェクター
JP2016115771A (ja) * 2014-12-12 2016-06-23 株式会社リコー 光源モジュール及び光源モジュールの製造方法
JPWO2021095294A1 (ja) * 2019-11-14 2021-05-20
WO2021095294A1 (ja) * 2019-11-14 2021-05-20 株式会社村田製作所 圧電振動子及びその製造方法
JP7389410B2 (ja) 2019-11-14 2023-11-30 株式会社村田製作所 圧電振動子及びその製造方法

Also Published As

Publication number Publication date
JP4967481B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
AU2016219732B2 (en) Semiconductor laser device
EP2750181B1 (en) Optical semiconductor device
JP4967481B2 (ja) 機能素子、ならびにその機能素子を備えた電子デバイス、モジュールおよび電子機器
JP5537306B2 (ja) 電子部品収納用パッケージ、および電子装置
JP2015032653A (ja) 固体撮像装置
JPH05127050A (ja) 半導体レーザモジユール
JP6737760B2 (ja) 発光装置及びそれに用いる蓋体
US20140204461A1 (en) Optical device storage package, optical filter device, optical module, and electronic apparatus
JP2007096093A (ja) 光モジュール
JP2019067809A (ja) 光源装置
JP2017139444A (ja) 光源装置、光源装置の製造方法およびプロジェクター
WO2013077199A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6972665B2 (ja) 発光装置、プロジェクター、および発光装置の製造方法
JP2007101700A (ja) 光モジュール
JP2014082348A (ja) 光学素子収納用パッケージ、光学フィルターデバイス、光学モジュール、および電子機器
JP2007073711A (ja) 気密封止パッケージおよび光サブモジュール
JP2007208065A (ja) 光モジュール
JP2017069241A (ja) 半導体レーザ素子用パッケージおよび半導体レーザ装置
JP4572714B2 (ja) 電子デバイス
WO2012043623A1 (ja) 素子収納用パッケージ、モジュールおよび半導体装置
JP4931438B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2009038285A (ja) 封止構造体
JP2004309506A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2007324412A (ja) 半導体レーザモジュール
JP2008277395A (ja) 光素子用窓部材ならびに光素子収納用パッケージおよび光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees