KR100368776B1 - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100368776B1
KR100368776B1 KR1020000016404A KR20000016404A KR100368776B1 KR 100368776 B1 KR100368776 B1 KR 100368776B1 KR 1020000016404 A KR1020000016404 A KR 1020000016404A KR 20000016404 A KR20000016404 A KR 20000016404A KR 100368776 B1 KR100368776 B1 KR 100368776B1
Authority
KR
South Korea
Prior art keywords
bump
electrode
electrodes
pad
wiring board
Prior art date
Application number
KR1020000016404A
Other languages
English (en)
Other versions
KR20010006920A (ko
Inventor
이께가미고로우
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20010006920A publication Critical patent/KR20010006920A/ko
Application granted granted Critical
Publication of KR100368776B1 publication Critical patent/KR100368776B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

범프 전극과 중첩된 부분에 인접하는 반도체 펠렛의 범프 전극에 대응하도록 배선 보드상에 형성된 패드 전극들의 일부가 거의 동일 방향으로 연장되고, 초음파 진동이 이 연장 방향으로 가해져서 패드 전극과 범프 전극 사이가 접속된다.

Description

반도체 장치 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은, 범프 전극을 갖는 반도체 펠렛과, 탄성 절연 기판상에 패드 전극을 형성하여 만들어진 배선 보드을 서로 대향시키고, 각 전극을 서로 중첩시키고, 상기 전극들에 초음파 진동을 가함으로써, 전기적으로 접속시킨 반도체 장치 및 그의 제조방법에 관한 것이다.
비디오 카메라나 노트북 개인용 컴퓨터 등의 소형의 전자회로장치는, 휴대성을 향상시키기 위해, 한층 소형화 및 경량화가 희망되고 있고, 여기에 이용되는 전자 부품도 그 자체를 소형화하거나 외형 치수가 동일해도 고집적화하여 실장 밀도를 높임으로써 전자회로장치의 소형 경량화에 공헌하고 있다.
본 발명에 따른 반도체 장치를 제조하는데 사용되는 종래의 본딩 방법을 다음과 같이 설명한다:
종래기술 1- 일본 실공평2-3629
이 종래기술 1 은 리드 프레임 상에 리드 프레임의 리드로 장착된 반도체 펠렛의 전극을 미세한 금속 와이어로 전기적으로 접속하는 초음파형 본딩 장치에 관한 것이다.
종래기술 1 은 리드 프레임 이동 경로상에 배치된 와이어 본딩 모세관에 혼(horn)을 통해 초음파 진동을 전달하는 본딩 장치를 제공하며, 상기 혼이 상기 이동경로상의 리드 프레임 공급 방향에 대해 대략 45°의 각도로 배열되어 있는 특징이 있다.
혼이 상술된 바와 같이 배치되면, 상기 혼은 리드 프레임의 길이 방향에 대해 평행하고 수직하게 배열된 리드 프레임 단부에 대해 대략 45°의 각도로 연장한다. 이러한 각도에서, 초음파 진동이 와이어 본딩시 리드 프레임 단부에 가해지고, 따라서, 리드 프레임 단부에서 와이어 본딩 강도를 용이하게 균일하게 할 수 있어서, 종래의 문제점이 해소된다.
종래기술 2-일본 특개평 3-44051
종래기술 2 는 본딩 기술에 관한 것이다. 반도체 장치의 조립의 경우에, 와이어 본딩 시스템 중 하나로서, 초음파 결합된 서모소닉(thermosonic) 본딩방법이 있다. 리드 프레임의 내부 리드가 4 방향에 존재할 때, 초음파의 방향에 따른 내부 리드에서의 접속 강도가 일반적으로 크고, 반면, 초음파 방향과 직교하게 배열된 내부 리드에서의 접속 강도는 초음파 방향에 따른 내부 리드에서의 접속강도보다 약하다. 상술된 바와 같이, 모든 내부 리드는 접속 강도가 불균일하며, 접속의 안정성이 떨어진다.
종래기술 2 는 리드 프레임의 모든 리드부와 아일랜드부를 프레임의 대각선 상에 위치시키고, 초음파로 와이어 본딩을 수행함으로써, 접속 강도를 균일하게 하고 와이어 본딩의 수율을 향상시키려는 것이다. 이를 위한, 종래기술 2 의 구성요소는 다음과 같다:
리드 프레임의 각각의 내부 리드부가 외부 프레임과 내부 프레임의 교차점을 접속하는 대각선 X 를 따라 배열되어 있다. 탭 서스펜션 리드를 통과하는 라인 Y 와 대각선 X 사이의 각도는 45°이다. 초음파 전송암의 팁에 고정된 본딩 툴을 통해 초음파를 인가함으로써, 커넥터 와이어가 보내지는 동안 와이어 본딩이 수행된다. 이 때, 단일 방향 초음파가 모든 내부 리드부에 동일 방향으로 인가되고, 따라서 내부 리드부 사이의 접속 강도의 불규칙이 발생되기 어려워진다.
그러므로, 칩과 각각의 내부 리드부 사이의 균일하고 안정된 본딩 상태가 얻어질 수 있다.
종래기술 3-일본 특개평 4-335546
종래기술 3 은 TAB (Tape Automatic Bonding) 를 위한 단일 포인트 본딩용 방법 및 장치에 관한 것이다. 이 방법은 리드의 폭이 작은 경우에도 불규칙하지 않게 리드에서의 안정된 본딩 강도를 얻으려 하는 것이다. 이를 위한, 구성은 다음과 같다: 리드의 길이 방향에 대해 소정 각도에서 초음파로 툴의 진동 방향을 경사지도록 본딩 툴과 리드 중 한쪽 또는 양쪽을 상대적으로 움직이는 회전 기구가 제공된다. 상기 툴이 진동 방향에 대해 소정 각도로 기울어져 디바이스 오프닝을 형성하고, 리드가 배치되어 있는 캐리어 테이프가 운반된다.
종래기술 4-일본 특개평 7-169875
종래기술 4 는 볼-본딩 방법에 관한 것이다. 이 방법은, 반도체 소자 상에 형성된 범프와 보드 상에 형성된 배선 사이에 수행되는 고체상 확산을 통해 반도체 소자와 보드를 접속하고, 동시에 단시간과 높은 장착 밀도로 보드 상의 반도체 소자를 아래를 향하도록 장착함으로써, 반도체 소자와 보드가 접속되어 접속 강도가 크고, 허용 전류값이 높고, 접속 저항이 낮은 신뢰할 수 있는 접속을 얻으려는 것이다.
이의 구성에 대해, 플랫 디스프레이를 구성하는 유리 보드 또는 서멀 (thermal) 헤드를 구성하는 세라믹 보드 상에 반도체 소자가 아래를 향해 장착된 반도체 장치에서, 상기 반도체 소자는 반도체 소자상에 형성된 범프와 보드 상에 형성된 배선 사이에 수행되는 고체상 확산을 통해 보드에 결합된다.
도 10 은 고밀도 패키징을 가능하게 한 반도체 장치의 일례를 나타낸다. 이 도면에서, 참조번호 1 은 반도체 펠렛을 나타내고, 도 11 에 도시된 바와 같이, 다수의 범프 전극 (3) 이 반도체 소자 (도시되지 않음) 의 주면 상에 직사각형 프레임 패턴으로 형성되어 있다.
범프 전극 (3) 을 형성하는 방법은, 금 등의 금속을 도금하는 방법, 그레인 형상의 가용 합금을 용융시키는 방법, 모세관 (capillary) 내부에 삽입된 금속 와이어를 용융시켜 금속 볼을 형성하고 이 금속 볼을 모세관의 하단에서 누르고 동시에 초음파 진동을 가하여 접속시킨 후, 금속 와이어를 끌어당기는 방법으로부터 선택된다.
참조번호 4 는 배선 보드로서, 도 12 에 도시된 바와 같이, 절연기판 (5) 상에 도전성 패턴으로 형성된다. 이 도전성 패턴이 포토레지스트막 (도시되지 않음) 으로 피복되고, 상기 포토레지스트막에 윈도우가 형성되어 도전성 패턴의 일부 (도면에 도시된 사각형 윈도우) 가 반도체 펠렛 (1) 의 범프 전극 (3) 에 대응하는 위치에 노출되고, 그럼으로써 전극 패드 (7) 가 형성된다.
반도체 펠렛 (1) 과 배선 보드 (4) 는 서로 대향하도록 배치되고, 따라서 범프 전극 (3) 과 패드 전극 (7) 이 중첩되어 전기적으로 접속된다.
반도체 장치 (8) 가 동작할 때 발생되는 열에 의해 전극 접속부에 집중되는 스트레스를 완화하고 내습성을 향상시키기 위해, 필요하다면, 반도체 펠렛 (1) 과 배선 보드 (4) 사이에 수지가 충전된다.
상술된 반도체 장치 (8) 를 제조하는 방법을 아래에 설명한다. 먼저, 배선 보드 (4) 가 가열된 테이블 (도시되지 않음) 상에 패드 전극 (7) 을 아래로 향하여 배치된다.
다음에, 하단에 흡인구를 개구시켜 가열 히터가 조립된 가압 툴을 사용하여, 범프 전극을 아래로 향한 채로 반도체 펠렛 (1) 이 진공 흡착되어, 배선 보드 (4) 상으로 이동된다.
범프 전극 (3) 이 패드 전극 (7) 상에 중첩되고, 반도체 펠렛 (1) 의 가열된 상면이 가압 툴에 의해 가압되어, 각 전극 (3 과 7) 이 열압착됨으로써, 반도체 펠렛 (1) 과 배선 보드 (4) 사이가 전기적으로 접속된다.
상술된 종래기술 4-일본 특개평 7-169875 에는, 이러한 종류의 반도체 장치에 대한 설명이 있으며, 볼 본딩 방법에 의해 금 범프 전극이 형성된 반도체 펠렛과 세라믹 기판상에 알루미늄 패드 전극을 형성하여 만들어진 배선 보드를 이용하여, 배선 보드를 지지하는 스테이지가 375 ℃ 까지 가열되고 동시에 반도체 펠렛을 진공 흡착하는 헤드가 300 ℃ 까지 가열되고, 각 전극이 0.15 초 동안 범프 당 50 gf 의 하중으로 가압됨으로써, 반도체 펠렛과 배선 보드 사이의 전기적 기계적으로 양호하게 접속되고, 2.7 kgf 의 전단강도와 33 mΩ의 평균 저항이 얻어진다.
이 때, 평면 치수가 75 ×55 ㎛ 의 범프 전극을 1 펠렛당 146 개 형성한 반도체 펠렛에서는, 접합 하중이 3 kg 또는 4 kg 에서, 가열 온도가 약 380 ~ 460 ℃ 의 범위에서, 반도체 펠렛과 보드 사이에 1.2 ~ 5.0 kgf 의 전단강도가 얻어지는 것이 기재되어 있다.
상술된 선행기술에서는, 배선 보드의 재료로서 세라믹과 글래스를 기재하며, 도 10 에 도시된 구성에 부가하여, 액정표시장치 등의 플랫 디스프레이나 서멀 헤드에도 적용할 수 있는 것이 개시되어 있다.
도 10 에 도시된 구조를 갖는 반도체 장치는, 세라믹 또는 글래스에 부가하여, 유리섬유 에폭시 수지 기판과 같은 수지 기판을 갖는 반도체 장치에 적용될 수 있지만, 상술된 선행기술에 개시된 가열온도나 가열시간의 조건은 그대로 적용될 수 없다.
즉, 세라믹 또는 글래스 등의 내열성을 갖는 경질의 기판에서는, 수 100 ℃의 온도를 견딜 수 있어, 가열에 의한 전극중첩부의 변형을 무시할 수 있다. 그러나, 수지 기판에서는, 가열에 의해 배선 보드가 연화되고, 따라서 전극중첩부가 크게 함몰되어, 패드 전극이 범프 전극의 단부 에지 주변을 플로우하여 접촉면이 증대하고 동시에 펠렛에 가해진 하중이 함몰 만곡면 사이의 교차방향으로 분산되어 약해지기 때문에 충분한 접합강도를 얻을 수 없다.
전극중첩부가 함몰하면, 반도체 펠렛과 배선보드의 대향면이 서로 근접하고, 이들 대향면이 접촉되면, 전극중첩부에 걸리는 압력이 더 약해진다.
이 때문에, 수지제 배선보드를 사용하는 경우, 반도체 펠렛을 흡착하여 가압하는 헤드에 초음파 진동이 가해지고, 기판의 온도를 선행기술에 개시된 온도에 비해 낮춤으로써, 기판의 변형이 억제되고, 범프 전극과 패드 전극의 중첩부가 가압 가열되는 동시에 초음파 진동이 가해져서 양자를 접합시킨다.
상술한 바와 같이 함으로써, 대략 10 개의 전극을 갖는 반도체 장치에 대해서는, 전단강도와 전기저항이 양호한 반도체 장치를 얻을 수 있다.
외형 치수를 유지하면서 다수의 전극을 갖는 반도체 장치를 실현하기 위해서는, 반도체 펠렛측의 범프 전극을 좁게 만들고, 배선보드측 도전성 패턴의 간격을 좁게 할 필요가 있다. 전극수가 10 개를 크게 초과하는 다전극 반도체 펠렛과 전극수가 10 개 이하인 반도체 펠렛을 각각 배선 보드에 일괄적으로 초음파 접속시키면, 범프 전극과 패드 전극 사이의 전기적인 저항의 편차가 다수의 전극을 갖는 반도체 장치에서 크고, 범프 전극과 패드 전극 사이의 범프 전극당 전단강도는 전극의 개수에 크게 의존한다는 것을 알 수 있다.
따라서, 본 발명의 목적은 선행기술과 관련된 상술된 문제점을 해결하는 것으로, 반도체 펠렛 상에 형성된 범프 전극과 절연 기판 상에 형성된 패드 전극 사이를 전기적으로 접속하는데 초음파 진동이 사용되는 반도체 장치를 제공하는 것이다.
도 1 은 본 발명의 반도체 장치를 나타내는 측단면도;
도 2 는 도 1 의 반도체 장치에 사용된 반도체 펠렛의 평면도;
도 3 은 도 1 의 반도체 장치에 사용된 배선보드의 부분 평면도;
도 4 는 도 1 의 반도체 장치를 제조하는 방법을 나타내는 측단면도;
도 5 는 도 4 의 제조방법 다음의 프로세스를 나타내는 부분 평면도;
도 6 은 도 5 의 프로세스에서의 배선보드 및 초음파 진동방향을 나타내는 부분 평면도;
도 7 은 전극중첩부에 가해진 초음파 진동의 상태를 나타내는 부분 단면도;
도 8 은 전극중첩부에 가해진 초음파 진동의 상태를 나타내는 부분 단면도;
도 9 는 전극배열군과 패드 전극 사이에 이루어진 각도를 나타내는 부분 평면도;
도 10 은 반도체 장치의 일례를 나타내는 측단면도;
도 11 은 도 10 의 반도체 장치에 사용된 반도체 펠렛의 평면도; 및
도 12 는 도 10 의 반도체 장치에 사용된 배선보드의 일례를 나타내는 부분 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
9 : 반도체 펠렛 10 : 반도체 기판
11 : 범프전극 12 : 배선보드
13 : 탄성수지기판 14 : 도전성 패턴
15 : 패드전극 16 : 가열 테이블
이 반도체 장치는 상술된 반도체 펠렛상에 범프 전극을 가지며 상기 범프 전극은 수직으로 교차하는 2 이상의 직선을 따라 배열되고, 탄성을 갖는 배선 보드에 형성된 패드 전극은 범프 전극과의 중첩 부분을 포함하는 인접 영역이 범프 전극의 배열 방향과 상이한 방향으로 연장되어 있다.
본 발명은, 일 주면상에서 서로 직교하는 2 이상의 직선을 따라 범프 전극들이 배열된 반도체 펠렛과 상기 범프 전극에 대응하는 위치에서 절연기판상에 패드 전극이 형성된 탄성 배선 보드를 가지며, 그럼으로써 상기 범프 전극과 상기 패드 전극이 중첩되고 초음파 진동이 인가되는 것과 동시에 상기 반도체 펠렛으로부터 압력이 가해질 때 상기 반도체 펠렛과 상기 배선 보드 사이의 평행성이 유지되고, 그럼으로써 상기 반도체 펠렛과 상기 범프 전극 사이를 전기적으로 접속하는 반도체 장치를 제조하는 방법이다. 범프 전극의 배열 방향과 상이한 방향으로 연장하는 범프 전극의 중첩부에 인접하는 패드 전극의 영역을 갖는 배선 보드가 사용되고, 반도체 펠렛을 통해 범프 전극의 중첩부와 패드 전극에 가해지는 초음파 진동 방향은 패드 전극의 연장 방향을 따르도록 설정된다.
본 발명에 따른 반도체 장치는, 반도체 펠렛 상의 범프 전극과 절연기판 상의 패드 전극이 중첩되고, 초음파 진동이 가해져 전기적으로 접속된다. 범프 전극은 서로 직교하는 2 이상의 직선을 따라 다수 배열되고, 범프 전극과 중첩된 부분을 포함하는 인접 영역이 범프 전극의 배열 방향과 다른 방향으로 연장되고, 패드 전극의 상술된 인접 영역은 범프 전극 배열 방향과 교차하여 30°내지 60° 범위의 각도를 형성한다.
이 경우에, 배선 보드상의 모든 패드 전극은 범프 전극과 중첩된 부분을 포함하는 인접 영역의 연장 방향과 동일한 방향으로 배열되는 것이 바람직하다.
패드 전극과 범프 전극의 중첩된 부분에 인접하는 영역의 길이는 중첩된 부분의 길이 보다 길게 설정될 수 있다.
이 경우, 패드 전극과 범프 전극의 중첩된 부분에 인접하는 영역은 가압에 의해 변형되지 않은 절연 기판의 영역까지 연장되는 것이 바람직하다.
본 발명의 반도체 장치를 제조하는 방법에서는, 패드 전극과 범프 전극 사이의 중첩부를 포함하는 인접 영역이 범프 전극의 배열 방향과 상이한 방향으로 연장되는 배선 보드가 사용되고, 반도체 펠렛을 통해 범프 전극과 패드 전극의 중첩된 부분에 인가되는 초음파 진동의 방향은 패드 전극의 연장 방향을 따라 설정되며, 서로 직교하는 2 이상의 직선을 따라 배열된 범프 전극의 각 배열 직선과 패드 전극이 이루는 교차 각도의 중간 각도 방향으로 초음파 진동의 진동 방향을 설정할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1 을 참조하여 본 발명의 제 1 실시예를 설명한다. 도면에서, 참조번호 9 는 반도체 펠렛을 나타내며, 반도체 소자 (도시되지 않음) 가 형성된 치수 3.4 ×5.1 (형상) ×0.3 (두께) mm 의 반도체 기판 (10) 의 주면상에 다수의 범프전극 (11) 이 형성되어 있다.
이 범프전극 (11) 은 반도체 기판 (10) 을 피복하는 보호막 (도시되지 않음) 의 소정 부분에 윈도우를 형성하고 배리어막 (도시되지 않음) 상에 도금법이나 볼 본딩법에 의해, 도 2 에 도시된 바와 같이, 정사각형 또는 직사각형의 반도체 기판 (10) 의 변 둘레에 직선으로 배열되어 전극배열군 A, B, C 및 D 를 형성하고, 평행하는 전극배열군 A 와 C 또는 B 와 D 의 연장부가 인접하는 전극배열군과 수직으로 교차하고 있다.
도면에 도시된 바와 같이, 전극배열군 A, B, C 및 D 각각의 범프전극 (11) 이 단일 원형 배열로 배치되어 있지만, 보다 많은 전극을 형성하기 위해, 갈지자 (staggered) 형상으로 배치할 수도 있다.
참조번호 12 는 배선보드를 나타내며, 유리섬유 강화 에폭시로 만들어진 탄성 수지기판 (13) 상에 도전성 패턴을 형성하고 반도체 펠렛 (9) 의 범프전극 (11) 에 대응하는 위치에서 도전성 패턴 (14) 상에 패드전극 (15) 이 형성되어 있다.
이들 패드전극 (15) 은 범프전극 (11) 의 전극재료, 형상 및 치수에 적합하게 형성되어 있다. 예를 들어, 평면 치수 80 ㎛ 이고 높이 25 ㎛ 의 범프 전극 (11) 을 금도금법으로 형성한 반도체 펠렛 (9) 에는, 예를 들어, 두께 12 ㎛ 의 동박을 에칭하여 도전성 패턴 (14) 을 형성하고, 두께 3 내지 5 ㎛ 를 갖는 니켈층이 패드 전극 (15) 용으로 의도된 위치에 형성되고, 그 표면에 0.3 ㎛ 두께의 금이 피복되어 배선보드 (12) 상에 패드전극 (15) 이 형성된다.
이 때, 패드전극 (15) 은, 도 3 에 도시된 바와 같이, 점선으로 나타낸 반도체 펠렛 (9) 의 범프전극 (11) 과 대향한다. 범프 전극 (11) 과 중첩되는 부분 (도면에서 빗금친 부분) 을 포함하는 인접 영역이 전극배열군 A, B, C 및 D 의 배열방향과 45°의 각도로 교차하고 동일 방향으로 연장되어 있다.
본 발명의 반도체 장치를 제조하는 방법은 다음과 같다. 먼저, 도 3 에 도시된 바와 같은 배선보드 (12) 가 도 4 에 도시된 가열 테이블 (16) 상에 위치되고 위치조정되고 가열된다. 범프전극 (11) 과 패드전극 (15) 사이의 초음파 접속을 양호하게 하기 위해, 배선보드 (12) 가 가열된다. 가열되면 연화되는 유리섬유 에폭시 보드의 경우에, 가열 온도는 80 ℃ 로 설정된다.
다음으로, 도 5 에 도시된 바와 같은 진공 흡착 헤드 (17) 가 사용되어 반도체 펠렛 (9)을 진공 흡착하여 배선보드 (12) 상에 위치시킨다. 진공 흡착 헤드 (17) 는 평탄한 하단면 (17a) 에 진공 흡착구 (17b) 를 가지며 초음파 진동을 가하는 혼에 연결되어 있고, 상기 혼이 수평으로 그리고 위 아래로 이동하여, 초음파 진동을 배선보드 (12) 상의 반도체 펠렛 (9) 에 가한다.
상술된 진공 흡착 헤드 (17) 에 연결된 혼은 도 6 에 도시된 바와 같이 배열되어 있으며, 이것은 초음파 진동방향이며, 패드 전극 (15) 의 연장 방향과 거의 일치한다.
다음으로, 배선 보드 (12) 상에서 진공 흡착 헤드 (17) 가 하강되어, 범프 전극 (11) 과 패드 전극 (15) 이 중첩되고, 범프 전극마다 30 gf 의 압력이 0.3 내지 3 초동안 반도체 펠렛 (9) 에 가해진다. 배선 보드 (12) 는 가열되어 부드럽기 때문에, 패드 전극 (15) 이 국소적으로 눌리어 오목한 만곡을 형성한다.
이 때, 모든 범프 전극 (11) 에 대응하는 패드 전극 (15) 이 초음파 진동 방향과 동일 방향으로 연장한다.
즉, 범프 전극 (11) 에 가해지는 초음파 진동이 패드 전극 (15) 의 연장 방향으로 가해지므로, 도 7 의 도면에 대해 수직한 방향으로 가해지는 초음파 진동은 폭 방향으로 패드 전극 (15) 에 가해지지 않는다.
이 때문에, 패드 전극 (15) 의 절연기판 (13) 에 대한 접착길이가 짧은 폭 방향으로 패드 전극 (15) 의 비틀림 변형을 일으키는 외력이 작용하지 않는다.
패드 전극 (15) 에 인접하는 영역은, 도 8 에 도시된 바와 같이, 전극중첩부의 가압에 의한 변형이 미치지 않는 영역까지 연장하고 있으므로, 절연기판 (13) 에 대한 접착 길이가 충분히 길고, 가열에 의해 배선보드 (12) 가 연화되어 전극중첩부가 함몰되어도, 도면에 대해 평행한 방향, 즉, 패드 전극 (15) 의 연장 방향으로 가해지는 초음파 진동이 전극중첩부에 집중되어, 전기적 접속이 양호하게 될 수 있다.
본 발명의 반도체 장치에서 모든 패드 전극 (15) 은 동일 방향으로 연장되고 있기 때문에, 전극간의 접합 강도가 커지고 전기 저항이 작아질 수 있고, 이들의 변동이 작아질 수 있고, 따라서, 세라믹 기판 또는 유리기판과 같은 경질 기판을 사용하지 않아도, 범프 전극수가 10 을 크게 초과하는, 예를 들어, 100 개의 반도체 펠렛인 경우에도, 각 범프 전극에 대해 30 gf 이상의 전단강도를 얻을 수 있고, 50 mΩ정도의 저저항 접속을 실현할 수 있다.
반도체 펠렛 (9) 을 배선 보드 (12) 로부터 전단 분리하여, 전극중첩부의 접속 상태를 관찰했지만, 모든 패드 전극 (15) 에 범프 전극 (11) 의 일부가 잔류함으로써, 기계적 접속이 강고하고 균일하다는 것이 확인되었다.
상술에서는, 패드 전극 (15) 이 전극배열군 A, B, C 및 D 의 배열 방향에 대해 45°의 각도로 연장되었지만, 이 경사각이, 도 9 에 도시된 바와 같이, 30°내지 60°의 범위이면, 전단강도의 저하 및 전기 저항의 증가를 억제하여 양호한 접속을 얻을 수 있다.
이 경우, 초음파 진동의 방향은 경사 범위의 중간 방향으로 하는 것이 바람직하며, 예를 들어, 최대 경사각이 30°내지 60°의 범위이면, 초음파 진동의 방향은 전극배열군 A, B, C 및 D 에 대해 45°로 하면 좋다.
패드 전극 (15) 의 연장 방향은 모두 동일한 것이 바람직하지만, 펠렛의 코너에 위치하는 패드 전극과 같이 전극중첩부의 면적을 충분히 넓게 설정할 수 있는 패드 전극에서는 다른 패드 전극과 상이한 방향으로 연장해도 좋다.
패드 전극 (15) 과 범프 전극 (11) 사이의 전극중첩부에 인접하는 영역의 길이를 전극중첩부보다 길게 설정함으로써, 패드 전극 (15) 에 가해진 압력으로 생기는 오목한 만곡 및 인접하는 부분의 절연기판 (13) 에 대한 접착 길이를 길게 할 수 있고, 압력의 인가에 의한 변형을 나타내지 않는 영역까지 연장시키는 것이 바람직하다.
본 발명은 상술된 실시예로 제한되지 않는다. 예를 들어, 정사각형 범프 전극 (11) 에 부가하여, 직사각형, 다이아몬드 형상, 또는 평행사변형의 범프 전극을 사용할 수 있고, 또한 경사각에 적합하게 패드 전극 (15) 의 폭과 연장방향을 변경할 수 있다.
이상과 같이, 본 발명에 따르면, 가열에 의해 연화되는 수지 배선 보드가 사용되어도, 본 발명은 10 개 이상의 전극을 갖는 반도체 펠렛에 대해 전기적이고 기계적으로 강고하게 접속할 수 있다.

Claims (7)

  1. 일 주면에 다수의 범프 전극이 형성된 반도체 펠렛; 및
    상기 범프 전극에 대응하는 위치에서 절연기판상에 형성된 패드 전극으로 만들어진 배선보드를 구비하며,
    상기 반도체 펠렛과 상기 배선보드이 서로 대향하게 되어, 상기 범프 전극과 상기 패드 전극이 중첩되고, 압력과 초음파 진동을 인가함으로써, 상기 반도체 펠렛을 상기 배선 보드에 전기적으로 접속시키고, 또한
    상기 반도체 펠렛상의 상기 범프 전극이 수직으로 교차하는 2 이상의 직선을 따라 배열되고, 상기 배선보드를 형성하는 절연 기판은 탄성 재료이고, 상기 패드 전극과 상기 범프 전극 사이의 중첩부를 포함하는 인접 영역이 상기 범프 전극의 배열 방향과 다른 방향으로 연장되어 있고,
    상기 압력은 반도체 펠렛상으로부터 배선 보드상으로 인가되고,
    상기 초음파 진동은 반도체 펠렛을 통해 범프 전극과 패드 전극의 중첩부에, 패드 전극의 연장방향을 따르도록 인가되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 패드 전극과 상기 범프 전극 사이의 중첩부를 포함하는 상기 인접 영역이 상기 범프 전극의 배열 방향에 대해 30°내지 60°의 경사각으로 교차하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 모든 패드 전극과 범프 전극 사이의 중첩부를 포함하는 인접 영역의 연장 방향이 동일 방향인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 패드 전극과 범프 전극 사이의 중첩부에 인접하는 영역의 길이가 상기 중첩부의 길이 보다 길게 설정된 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서, 패드 전극과 범프 전극 사이의 중첩부에 인접하는 영역이 가압에 의해 상기 절연 기판에 생성된 변형이 미치지 않는 영역까지 연장되어 있는 것을 특징으로 하는 반도체 장치.
  6. 일 주면상에서 서로 직교하는 2 이상의 직선을 따라 범프 전극들이 배열된 반도체 펠렛과 상기 범프 전극에 대응하는 위치에서 절연기판상에 패드 전극이 형성된 탄성 배선 보드를 갖는 반도체 장치의 제조 방법으로서,
    상기 범프 전극과 상기 패드 전극이 중첩되고 초음파 진동이 인가되는 것과 동시에, 상기 반도체 펠렛상으로부터 압력이 가해질 때 상기 반도체 펠렛과 상기 배선 보드 사이의 평행성이 유지되고, 그럼으로써 상기 반도체 펠렛과 상기 범프 전극 사이를 전기적으로 접속하고, 또한 그럼으로써 상기 범프 전극의 배열 방향과 상이한 방향으로 연장하는 상기 범프 전극의 중첩부에 인접하는 패드 전극의 영역을 갖는 배선 보드가 사용되어, 상기 반도체 펠렛을 통해 상기 범프 전극과 상기 패드 전극의 상기 중첩부에 전달되는 초음파 진동 방향이 상기 패드 전극의 연장 방향을 따르도록 설정되는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 6 항에 있어서, 상기 초음파 진동 방향이, 서로 교차하는 2 이상의 직선을 따른 범프 전극들의 배열 방향과 패드 전극 사이에 이루어진 교차각도의 중간 각도 방향으로 설정되는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020000016404A 1999-05-31 2000-03-30 반도체 장치 및 그의 제조방법 KR100368776B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15174499A JP3498634B2 (ja) 1999-05-31 1999-05-31 半導体装置の製造方法
JP99-151744 1999-05-31

Publications (2)

Publication Number Publication Date
KR20010006920A KR20010006920A (ko) 2001-01-26
KR100368776B1 true KR100368776B1 (ko) 2003-01-24

Family

ID=15525342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016404A KR100368776B1 (ko) 1999-05-31 2000-03-30 반도체 장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US6670706B2 (ko)
JP (1) JP3498634B2 (ko)
KR (1) KR100368776B1 (ko)
CN (1) CN1161835C (ko)
TW (1) TW460997B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158258A (ja) * 2000-11-17 2002-05-31 Sony Corp 半導体装置、及び半導体装置の製造方法
JP4572465B2 (ja) * 2000-12-15 2010-11-04 株式会社村田製作所 電子部品装置の製造方法
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置
TW484172B (en) * 2001-02-15 2002-04-21 Au Optronics Corp Metal bump
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP3603890B2 (ja) * 2002-03-06 2004-12-22 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
JP3722137B2 (ja) * 2002-08-21 2005-11-30 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
TWI225695B (en) * 2003-11-14 2004-12-21 Advanced Semiconductor Eng Structure of flip chip package and structure of chip
JP4905621B2 (ja) * 2004-01-06 2012-03-28 セイコーエプソン株式会社 半導体装置及びその製造方法並びに電子機器
US7255601B2 (en) * 2004-12-21 2007-08-14 Fci Americas Technology, Inc. Cap for an electrical connector
JP2006319211A (ja) * 2005-05-13 2006-11-24 Sharp Corp 半導体チップの実装構造
JP2008140891A (ja) * 2006-11-30 2008-06-19 Nec Corp 素子実装構造及び素子実装方法
JP2007150370A (ja) * 2007-03-15 2007-06-14 Seiko Epson Corp 半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
CN104112681A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于铜微针锥的固态超声键合方法
CN104112684A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥的固态超声键合方法
JP6451180B2 (ja) * 2014-09-26 2019-01-16 富士電機株式会社 半導体装置の製造装置及び半導体装置
KR102481381B1 (ko) * 2016-01-11 2022-12-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
CA1340955C (en) 1988-02-24 2000-04-11 Michael Klaus Stilbene derivatives
JPH0344051A (ja) 1989-07-12 1991-02-25 Hitachi Ltd ワイヤボンディング方法
JPH04335546A (ja) 1991-05-10 1992-11-24 Toshiba Corp シングルポイントボンディング方法及びその装置
JP3506393B2 (ja) 1993-03-11 2004-03-15 株式会社東芝 液晶表示装置とその製造方法、プリンタとその製造方法
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
US5585667A (en) * 1994-12-23 1996-12-17 National Semiconductor Corporation Lead frame for handling crossing bonding wires
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US5807767A (en) * 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
JPH1140702A (ja) * 1997-07-23 1999-02-12 Nec Corp 半導体素子実装用基板、および半導体装置の製造方法
JPH11297872A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp 半導体装置
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
US6313999B1 (en) * 1999-06-10 2001-11-06 Agere Systems Optoelectronics Guardian Corp. Self alignment device for ball grid array devices

Also Published As

Publication number Publication date
TW460997B (en) 2001-10-21
JP2000340611A (ja) 2000-12-08
US20020089057A1 (en) 2002-07-11
CN1161835C (zh) 2004-08-11
JP3498634B2 (ja) 2004-02-16
KR20010006920A (ko) 2001-01-26
CN1275800A (zh) 2000-12-06
US6670706B2 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
KR100368776B1 (ko) 반도체 장치 및 그의 제조방법
JP3819851B2 (ja) 半導体装置およびその製造方法
US6012224A (en) Method of forming compliant microelectronic mounting device
US8685791B2 (en) Ribbon bonding in an electronic package
US5616520A (en) Semiconductor integrated circuit device and fabrication method thereof
US5349495A (en) System for securing and electrically connecting a semiconductor chip to a substrate
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US6787395B2 (en) Method of manufacturing a multi-chip module
KR100516816B1 (ko) 반도체장치의 제조 방법
US8080884B2 (en) Mounting structure and mounting method
KR100686315B1 (ko) 전자 회로 장치의 제조 방법
US7521810B2 (en) Chip stack package and manufacturing method thereof
JP2014168094A (ja) 超小型電子部品パッケージ及びそのための方法
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JPH0582038B2 (ko)
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2002184812A (ja) 電子部品装置
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2000307016A (ja) 半導体装置、半導体モジュール及びその製造方法
JPH08236575A (ja) 半導体装置及びその製造方法
EP1317001A1 (en) A semiconductor device
JPH07254632A (ja) 半導体装置及びその製造方法
JPH10173301A (ja) 回路基板、配線基板及び回路基板の製造方法
JP2003045911A (ja) 半導体素子の実装構造および実装用配線基板
JPH0574853A (ja) 半導体装置の接続構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee