JPS60239043A - 半導体装置用パツケ−ジの製造方法 - Google Patents

半導体装置用パツケ−ジの製造方法

Info

Publication number
JPS60239043A
JPS60239043A JP59094569A JP9456984A JPS60239043A JP S60239043 A JPS60239043 A JP S60239043A JP 59094569 A JP59094569 A JP 59094569A JP 9456984 A JP9456984 A JP 9456984A JP S60239043 A JPS60239043 A JP S60239043A
Authority
JP
Japan
Prior art keywords
resin
mold
chip
intermediate substrate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59094569A
Other languages
English (en)
Inventor
Seietsu Tanaka
田中　誠悦
Tomiichi Shibata
柴田　富一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59094569A priority Critical patent/JPS60239043A/ja
Priority to US06/731,952 priority patent/US4663833A/en
Publication of JPS60239043A publication Critical patent/JPS60239043A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体装置用・ぐッケージの製造方法に関し
、更に具体的にはＥＰＲＯＭチップあるいはイメージセ
ンサチッゾ装着用の窪みを有するＥＰＲＯＭ装置あるい
はイメージセンサ用の、樹脂製・ぐッケージの製造方法
に関する。
（従来技術） 近年、半導体装置の分野では、Ｓｔ基板の高純度化やウ
ェハープロセスの改善による歩留りの向上、大量生産に
よる生産性の向上環から半導体チップの生産コストは低
下している。その為半導体装置における半導体チップの
価格の占める割合は減少していき、代りにその・やッケ
ーノの価格の占メる割合は増加している。
そこで、半導体装置を安価に提供する為にはその・クツ
ケージを安価にすることが必要となってきた。
第２図は従来用いられているソルダーシールのセラミツ
クツやッケーノにより封止された半導体装置の断面図で
ある。図において半導体装置用パッケージは中央に窪み
１を有するセラミック基体２と、基体２に埋め込まれ、
電極を窪み１内から外部に引き出すメタライズ層３と基
体２の外側側面でメタライズ層３にロウ付けされたり一
ド４と、窪み１の底部に形成されだＡｕ　＜−スト層５
とからなる。
半導体装置はこの・ぐッケージと、このパッケージのＡ
ｕ−！′−スト層層上上装着された半導体チソゾ６と、
チップ６の導出電極として形成されたポンプイングツぐ
ラドとメタライズ層３とを接続するＭ線７と、チップ６
の接地電極として形成されたがンディング・やラドとＡ
ｕ［−スト層５とを接続して同電位にするＡ７線８と、
基体２上にソルダー９で接着された金属キャップ１ｏと
から構成される。
この様なソルダーシールのセラミツクツやッヶージはセ
ラミック基体２中にメタライズ層３を埋め込んだり、基
体２の外側でメタライズ層３にり−ド４をロウ付けした
シして構成が複雑な為高価であった。そこづ第３図で示
す様な低融点ガラス１１を用いて封止するザーディップ
ノｅッヶーノが用いられる様になった。第３図に示すの
はＥＰＲＯＭ装置の断面図で、セラミックキャップ１２
の中央に石英ガラスあるいはサファイアを用いた紫外線
を透過する窓１３を有する。
図において半導体装置用・クツケージは、七ラミック基
体１４と、基体１４に低融点ガラス１１によシ接着され
たり−ド１５と、基体１４の中央に形成された窪み１６
の底部に形成されだＡｕペースト層５とからなる。
半導体装置はこのパッケージと、このパッケージのＡｕ
ペースト層５上に装着されたＥＰＲＯＭチップ１７と、
チソ７′１７の導出電極として形成されたボンディング
・やラドとリード１５とを接続するＡ７線７と、チップ
１７の接地電極として形成されたボンディング・ぐラド
とＡｕペースト層５上に装着され上面にＡｔ蒸着が施さ
れたグランドダイス１８とを接続するＡ７線８と、基体
１４上に低融点ガラス１１で接着された、窓１３を有す
るキャップ１２とから構成される。
これらセラミックｉ９ッケージの中ではサーディツプパ
ッケージがより安価な為に、ＥＰＲＯＭ装置ではサーデ
ィツプパッケージの使用が主流となっている。
しかしながらサーディツプパッケージを使用すると、封
止をする際、低融点ガラスを溶解させて接着する為、４
５０℃もの高温封止炉に１０分以上入れておか々ければ
ならない。この様な高温下では上面にＡｔ蒸着が施され
たグランドダイス１８を用いなければＡｔ線８とＡｕペ
ースト層５が反応しく５） てＡＡＡｓ２断線してしまうのでグランドダイス１８を
装着する工程が逆に増加する。又、いずれにしてもセラ
ミック・やッケージは焼結に高エネルギーを要すること
や、硬度が大きく加工が困難である為に依然として高価
である。又、比重が大きい為に実装基板にあまシ数多く
装着することができない。この様な理由によシマイコン
やＤＲＡＭの様なパッケージに窓を必要としない半導体
チップはほとんどが樹脂によシ封止される様になった。
これに対しＥＰＲＯＭチップは依然としてサーディツプ
パッケージによシ封止されている。その理由はパッケー
ジに紫外線を透過させて記憶を消去させる為の窓を必要
とし、樹脂によシ封止するとこの窓もまたふさがれてし
まうからである。
コノ様な欠点は例えばイメージセンサ等・クツケージに
窓を必要とする半導体装置に共通である。
（発明の目的） 本発明は、以上の様な問題点に解決する為になされたも
ので、その目的は光を透過させる窓を有する半導体装置
用パッケージを樹脂によシ製造す（Ｒ） る方法を得ることによジ安価で軽量な半導体装置用・ぐ
ッケージを得ることにある・ （発明の構成） 以下本発明の一実施例を説明する。第１図（ａ）〜（ｃ
）は本発明の半導体パッケージの製造方法を説明する為
の各工程断面図である。
まず第１図（ａ）に示す様なチップ搭載部２ノと、一端
がチップ搭載部２１近傍にあシここから延在する複数の
リード部２２とを有するリードフレームＬ」を用意する
。
次にこのリードフレームＬ」を第１図（ｂ）に示す様な
、直方体形状の樹脂成形用窪みを有し、この中央部に凸
部を有し先端が平坦となっている上型２４と、直方体形
状の樹脂成形用窪み有する下型２５とを有する樹脂成形
型の間に装填する。ここで、下型２５の中央部には中間
基体２６があらかじめ装填されている。この中間基体２
６には、位置合わせピン２７に対応する四部２８が形成
されており、これによシ装填位置が決められる。又、位
置合わせピン２７は、成形された樹脂を取り出す為のイ
ジェクトピンを兼ねてもよい。
この様な中間基体２６が装填された下型上にリードフレ
ーム２３を装填した後、この樹脂成形型を閉じる。この
様に樹脂成形型が閉じられた状態のときは、チップ搭載
部２１及びリード部２２のチップ搭載部２１近傍は、上
型２４の凸部と中間基体２６とによシはさみ込まれる。
このとき、中間基体２６は位置合わせピン２７によシ上
型２４に向かう圧力を受けて、押し上げられ、下型２５
との間にすき間があく様にする。
その為には、中間基体２６を下型の樹脂成形用窪みの深
さよりも薄く形成し、その分だけ余分に位置合わせピン
２７を下型から突出させるとよい。
又、位置合わせピン２７を図示しないばね手段に接続し
ておき、樹脂成形型を閉じたときに、この位置合わせピ
ン２７から中間基体２６に上型に向かう圧力が加わる様
に調整しておくとよい。
この後、半導体装置用の黒色エポキシ樹脂を樹脂成形型
内に流し込んで第１図（ｃ）の様な上型２４に設けられ
た凸部に対応する窪み２９を有する略直方体形状の基体
３０と、リードフレーム２３とから構成される半導体装
置用パッケージを得る。
なお、樹脂成形型を閉じる際、リード２２０点線で囲ん
だ部分は外部導出部分３ノとして露出させる為に樹脂成
形用窪みからはみ出させることは言うまでもない。
第４図はこの様にして構成された半導体装置用パッケー
ジの平面図である。説明の都合上、右半分は半導体封止
型内に流入して固まったエポキシ樹脂（以下封止樹脂と
言う）がない状態を示しである。尚、前述した第１図（
Ｃ）は第４図におけるＡ１−Ａ２線断面図である。
実施例の様に半導体装置用・ぐツケージは、中央部に窪
み２９を有し、しかも、この窪み２９は半導体チップを
収納し、このチップと窪み２９底部に露出しだリード部
２２との間とをワイヤ配線することができる程度の大き
さを有する様に製造されるので、短軸方向すなわちＡ、
−Ａ２線によシ切断される壁３２は薄くなる。従来の・
ぐッケージはここが薄い場合でも、強固なセラミックに
よシ（９） 構成されているので十分な強度を持っていた。しかしな
がら樹脂により製造された・ぐッケージは、ここの強度
が弱い為信頼性に問題が生ずるときがある。そこで、第
４図に示す様な窪み２９方向に突出する補強用厚手部分
３３を設けると好ましい。
この厚手部分３３を設けることによシ、窪み２９内に収
納される半導体チップを封止する為のキャップの接着が
よシ強固となる効果も生ずる。
第５図は第４図におけるＢ１−Ｂ２線断面図である。図
によれば本実施例の基体３θは位置合わせぼン２７によ
る凹部２８の他、イノエクトビンによる四部も有してい
る。
次に、第１図（ｂ）、第４図、第５図及び第６図（ａ）
。
（ｂ）によシ中間基体２６について説明する。
中間基体２６は前述した様に、上型２４の凸部の平坦部
とチップ搭載部２１及びＵ　−ｔ’部２２のチップ搭載
部２１近傍との間にエポキシ樹脂が流れ込まない様に、
これらを上型２４の凸部に押し付ける為に用いる。
大きさは第４図に示す様な、チップ搭載部２ノｔ１＾Ａ 及びリード部２２のうち窪み２９内に露出する部分の裏
面を覆う程度が好ましい。厚さは第５図に示す様に基体
３０のリードフレームＬ」よす下（７）部分の厚さよシ
薄くする。第１図（ｂ）に示す様に位置合わせビン２７
によシ押し上げられると、この中間基体２６の下面には
エポキシ樹脂が流れ込み中間基体２６は位置合わせビン
２７と接触していた部分を除き完全に封止樹脂で包囲さ
れる。従って中間基体２６と封止樹脂との境界は複雑な
形状となり裏面からの水分等の侵入経路が長くなる。　
。
この様に厚さは薄い方が好ましいが、第１図（ｂ）で示
す様な位置合わせビン２７によシ上型２４方向に押し上
げられたときに変形しない程度の強度を保証する厚さを
要する。具体的には基体３０のリードフレーム１コよシ
下の部分の厚さが１．７　ＩＩＩ　（７）とき最も厚い
部分の厚さを１，５闘程度とするのが適当であろう。
第６図（ａ）は中間基体２６の形状を説明する為の図で
ある。この図において中間基体２６は正方形の板の対向
する一組の辺の中央部を内側に削った様な形状であって
、削られた部分を結ぶ様に溝３４が形成されている。溝
３４の中央にはこの溝３４をやや幅広にした樹脂溜３５
が形成されている。裏面には溝３４に泊った方向に長軸
を有する楕円状の凹部２８を有する。樹脂溜３５は、チ
ップ搭載部２１の裏面と中間基体２６とを、溝３４を通
って流入してきたエポキシ樹脂を接着剤として接着する
役割を負う。樹脂溜３５にエポキシ樹脂が流入しやすい
様に溝３４は比較的幅広に形成する。溝３４の広さによ
っては樹脂溜３５部分を溝より幅広にしだ部分として形
成する必要はなく、溝３４にかくれてしまってもよい。
辺が削られているのは、溝３４を短くして樹脂溜３５へ
の樹脂の流入を容易にするとともに前述の壁３２の突出
する部分３３と同様な理由によシ基体３００強度を大き
くする為である。すなわち、辺が削られている分だけ封
止樹脂が厚くなシ基体３００強度が増加する。
第６図（ｂ）は第６図（ａ）の断面図である。中間基体
２６は封止樹脂と同じエポキシ樹脂を用いるのが望まし
い。なぜならこれによシ膨張率が一致して温度サイクル
に強くなる他、封止樹脂に埋め込まれたときによシ一体
化しやすく、信頼性が良くなるからである。中間基体２
６は別の樹脂成形型を用いてあらかじめ多量に製造して
おく。このとき、離型を容易にする為に原料のエポキシ
樹脂等にワックスが混入されることが多いが、離型の際
、このワックスが被膜を形成するので、あらかじめ、ト
リクロールエチレン等の有機溶剤でこの被膜を除去して
おく必要がある。　尚、中間基体２６は梨子地に形成し
ておくのは、裏面からの水分等の侵入経路が長くなるの
で望ましいことである。
また、中間基体２６は前述の様にあらかじめ下型２５に
単体で装填しておく他、リードフレーム２３にあらかじ
め接着剤により接着しておいて、リードフレーム２３と
ともに下型２５に装填してもよい。
なお、この様にして製造した半導体装置用・ぐッケージ
の窪み２９内ではチップ搭載部２１及びリード部２２が
露出するはずであるが、中間基体（１３） ２６の厚さの不均一等によシ薄膜が形成された場合は、
アルミナ粒等を高圧の水とともに吹き付けて容易に取り
除き、露出させることができる。
次に、本発明の製造方法によシ形成した半導体装置用パ
ッケージを用いてＥＰＲＯＭ装置を製造する方法を説明
する。
第７図（ａ）　、　（ｂ）は本発明により製造したパッ
ケージを用いてＥＰＲＯＭ装置を製造する方法を説明す
る為の各工程における断面図である。
第７図（ａ）に示す様にチップ搭載部２１上にまずＥＰ
ＲＯＭチッゾ１７を装着する。この後ＡｕあるいはＡｔ
のワイヤ４１を用いてチップ１７の？ンディングバット
とリード部２２のＡ’ウッド傍部分とを配線する。ここ
でワイヤ配線がしやすい様に基体３０を形成するときに
窪み２９は十分な大きさをとっておく必要がある。次に
自み２９上を覆う様に、紫外線を透過する板４２、例え
ば石英板、透明アルミナ板、あるいはポリプロピレン系
、チリエステル系の透明樹脂板４２を基体３０上にエポ
キシ系接着剤で接着してＥＰＲＯＭ装置を得る。接着（
１４） 前に基体３０のワックス被膜は前述の中間基体２６につ
いて説明したと同様に有機溶剤で除去することは言うま
でもない。
尚、位置合わせ−７２７によシできだ四部２８にはエポ
キシ樹脂を充填しておくと信頼性が更に向上する。
（発明の効果） 以上説明した様に本発明によれば中間基体と樹脂成形型
の上型の凸部とでリードフレームをはさみ込みつつ樹脂
を流し込むことによシ、従来その製造が困難であった、
チップ搭載部及びリード部が露出した窪みを有する半導
体装置用パッケージを樹脂によシ容易に製造することが
できる様になる。従って従来高価なセラミックパッケー
ジＫＩｌｉＪｉっでいた、ＥＰＲＯＭチップやイメージ
センサチップ等の光を透過させる窓を必要とする半導体
チップの封止容器を安価で軽量な樹脂パッケージによシ
実現することができる様になる。
特に、本発明は、中間基体を位置合わせピンによシ押し
上げて、中間基体を基体内部に埋め込んだので紫外線を
透過する板により封止をして完成したＥＰＲＯＭ装置は
、第１に位置合わせピンによる凹部内以外には中間基体
と封止樹脂との境界が露出しなくなり、第２に、この境
界が複雑な形状となるうえ、この凹部から窪み内部につ
ながる境界の距離が増加する為、水分等の悪影響を受け
にくくなっている。
この位置合わせピンによる凹部に樹脂を充填して塞いで
しまえば、更に水分等の悪影響を受けにくくなシ、信頼
性が向上する。
又、本発明では中間基体に樹脂溜と、この樹脂溜に樹脂
を流入させる為の溝を設けたので、チップ搭載部と中間
基体とが樹脂によシ接着されるとともに、このすき間に
水分等が侵入しにくくなり、信頼性が向上する。
本発明によシ製造した半導体装置用パッケージと、アル
ミナ板を用いたＥＰＲＯＭ装置は、リーク試験において
１０’−７〜１０−’　ｃｃ−ａｔｎ１／ｓｅｃであっ
て、位置合わせピンの凹部にエポキシ樹脂を充填した場
合１Ｏ−８ｃｃ−ａｔｒ１１／ｓｅｃの結果が得られた
。又、温度８５℃であって湿度８５ｑ６における加速試
験の結果、１９２時間現在、２０個のＥＰＲＯＭ装置に
不良は未だ現われていない。
本発明によシ製造した・ぐッケージを使用することによ
シ低融点ガラスの４５０℃もの高温を必要とする封止作
業がなくなって、ＡｔとＡｕの合金反応によるワイヤ断
線がなくなる為に、グランドダイスを必要としなくなる
のはもちろんのこと、配線に作業性の良い金線を使用す
ることができる様にもなる。
又、従来のセラミック・セラケージに比べ非常に軽量化
するという効果もある。
なお、本発明の実施例では上型に凸部を有する樹脂成形
型を用いる方法を例にとって説明したが、下型に凸部を
有する樹脂成型を用いてその上にリードフレームを装填
し、このリードフレームト上型との間に中間基体を置い
て樹脂を流し込むことによシ半導体装置用・ぐッケージ
を製造してもよい。
【図面の簡単な説明】
第１図（ａ）〜（ｃ）は本発明の一実施例を説明する為
（１７） の工程断面図、第２図、第３図は従来例を説明する為の
ＥＰＲＯＭ装置の断面図、第４図は封止樹脂の一部が除
去された半導体装置用パッケージの平面図、第５図は第
４図のＢ１−Ｂ２線断面図、第６図（、）及び（ｂ）は
中間基体を説明する為の平面図及びそのＡ、−Ａ２線断
面図、第７図（ａ）及び（ｂ）は本発明により製造され
た半導体装置用・′ｅ、ケージを用いてＥＰＲＯＭ装置
を製造する工程の断面図である。 ２１・・・チップ搭載部、２２・・・リード部、す・・
・リードフレーム、２４・・・上型、２５・・・下型、
２６・・・中間基体、２７・・・位置合わせピン、２８
・・・凹部、２９・・・窪み、３０・・・基体、３１・
・・外部導出部分、３２・・・壁、３４・・・溝、３５
・・・樹脂溜。 特許出願人　沖電気工業株式会社 ０　Ｄ ０　Ｄ 手続補正書（自発） 昭和　駅“１へ２４日 特許庁長官　殿 １、事件の表示 昭和５９年　特　許　願第０９４５６９号２、発明の名
称 半導体装置用ノｆッケージの製造方法 ３、補正をする者 事件との関係　特許出願人 任　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号名称（０２９）　’ａ申＠気工業株式会社代表者　取
締役社長橋本南海男 ４、代理人 住　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号５、補正の対象　明細書中「発明の詳細な説明」の欄
６、補正の内容 （１）　明細書第４頁第１０行目に「そこづ第３図で」
とあるのを「そこで第３図で」と補正する。 （２）同書第１７頁第２行目に「１９２時間」とあるの
をｒ　１０００時間」と補正する。

Claims (1)

  1. 【特許請求の範囲】 半導体チップを収納すべき窪みを有する樹脂の基体と、
    該窪み底部に位置するチップ搭載部及びフレームとから
    なる半導体装置用・ヤソケーソを、第１の型と前記窪み
    に対応する凸部を有する第２の型とから々る樹脂成形型
    と、該樹脂成形型に装填された前記リードフレームの前
    記チップ搭載部と前記リード部の前記一端に前記第１の
    型内から当てかう中間基体とを用いて製造する方法にお
    いて、 前記中間基体として前記第１の型の深さに満たない厚さ
    であって、該中間基体の、前記テッグ搭載領域と当接す
    べき面に設けられ該面より窪んだ樹脂溜に該面と異なる
    面からつながる溝を有するものを使用し、前記樹脂成形
    型が閉じられた際、前記第１の型底部から突出しだ位置
    合わせビンによシ前記中間基体が前記凸部方向に押され
    前記リードフレームの前記チップ搭載部及び前記リード
    部の前記一端が前記凸部と密着するとともに該中間基体
    と前記第１の型との間にすき間があく様に前記リードフ
    レーム及び前記中間基体を前記樹脂成形型に装填する工
    程と、これらを装填した前記樹脂成形型を閉じて該樹脂
    成形型内に樹脂を流し込む工程とを有する半導体装置用
    パッケージの製造方法。
JP59094569A 1984-05-14 1984-05-14 半導体装置用パツケ−ジの製造方法 Pending JPS60239043A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59094569A JPS60239043A (ja) 1984-05-14 1984-05-14 半導体装置用パツケ−ジの製造方法
US06/731,952 US4663833A (en) 1984-05-14 1985-05-08 Method for manufacturing IC plastic package with window

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59094569A JPS60239043A (ja) 1984-05-14 1984-05-14 半導体装置用パツケ−ジの製造方法

Publications (1)

Publication Number Publication Date
JPS60239043A true JPS60239043A (ja) 1985-11-27

Family

ID=14113936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59094569A Pending JPS60239043A (ja) 1984-05-14 1984-05-14 半導体装置用パツケ−ジの製造方法

Country Status (2)

Country Link
US (1) US4663833A (ja)
JP (1) JPS60239043A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
KR100373699B1 (ko) * 2000-08-04 2003-02-26 에쓰에쓰아이 주식회사 반도체 소자 패키지 및 그 제조방법

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1186165B (it) * 1985-12-20 1987-11-18 Sgs Microelettronica Spa Dispositivo a semiconduttore di tipo eprom cancellabile con raggi ultravioletti e suo processo di fabbricazione
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
US4910867A (en) * 1988-05-27 1990-03-27 Amp Incorporated Method of forming a sealed electrical connector
DE3820348A1 (de) * 1988-06-15 1989-12-21 Kaleto Ag Verfahren und vorrichtung zum herstellen eines gehaeuses fuer einen sensor und katheter mit sensorgehaeuse
IT1221258B (it) * 1988-06-22 1990-06-27 Sgs Thomson Microelectronics Contenitore plastico a cavita' per dispositivi semiconduttore
US4939569A (en) * 1989-02-27 1990-07-03 Corning Incorporated Ultraviolet transmitting glasses for EPROM windows
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
KR940002444B1 (ko) * 1990-11-13 1994-03-24 금성일렉트론 주식회사 반도체 소자의 패키지 어셈블리 방법
US5196919A (en) * 1990-12-07 1993-03-23 Kyocera America, Inc. Use of a contamination shield during the manufacture of semiconductor packages
US5155067A (en) 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5275546A (en) * 1991-12-30 1994-01-04 Fierkens Richard H J Plastic encapsulation apparatus for an integrated circuit lead frame and method therefor
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
JP2843464B2 (ja) * 1992-09-01 1999-01-06 シャープ株式会社 固体撮像装置
KR960009089B1 (ko) * 1993-03-04 1996-07-10 문정환 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지
US6177040B1 (en) * 1993-11-24 2001-01-23 Texas Instruments Incorporated Method for making light transparent package for integrated circuit
US5458716A (en) * 1994-05-25 1995-10-17 Texas Instruments Incorporated Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
EP0734590A1 (en) * 1994-10-14 1996-10-02 National Semiconductor Corporation Integrated circuit package assembly including a window and methods of manufacturing
US6011294A (en) * 1996-04-08 2000-01-04 Eastman Kodak Company Low cost CCD packaging
JP3492212B2 (ja) * 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6790757B1 (en) * 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
JP4565727B2 (ja) * 2000-10-10 2010-10-20 三洋電機株式会社 半導体装置の製造方法
US20030054583A1 (en) * 2001-09-20 2003-03-20 Eastman Kodak Company Method for producing an image sensor assembly
US7276394B2 (en) * 2001-09-20 2007-10-02 Eastman Kodak Company Large area flat image sensor assembly
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
JP4408636B2 (ja) * 2003-02-28 2010-02-03 三洋電機株式会社 回路装置およびその製造方法
JP4519424B2 (ja) * 2003-06-26 2010-08-04 ルネサスエレクトロニクス株式会社 樹脂モールド型半導体装置
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
DE102005010311A1 (de) * 2005-03-03 2006-09-14 Atmel Germany Gmbh Verfahren und Gießform zur Herstellung eines optischen Halbleitermoduls
US8629537B2 (en) * 2006-01-23 2014-01-14 Stats Chippac Ltd. Padless die support integrated circuit package system
US7449369B2 (en) * 2006-01-23 2008-11-11 Stats Chippac Ltd. Integrated circuit package system with multiple molding
EP2005398A1 (en) * 2006-03-27 2008-12-24 Fabrizio Borracci A method for making a secure personal card and its working process
JP2008066696A (ja) * 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
US7582954B1 (en) * 2008-02-25 2009-09-01 National Semiconductor Corporation Optical leadless leadframe package
US7728399B2 (en) * 2008-07-22 2010-06-01 National Semiconductor Corporation Molded optical package with fiber coupling feature
US7915717B2 (en) * 2008-08-18 2011-03-29 Eastman Kodak Company Plastic image sensor packaging for image sensors
USD719537S1 (en) 2013-05-08 2014-12-16 Mitsubishi Electric Corporation Semiconductor device
USD754084S1 (en) * 2013-08-21 2016-04-19 Mitsubishi Electric Corporation Semiconductor device
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
CN104900623B (zh) 2014-03-06 2018-11-30 恩智浦美国有限公司 露出管芯的功率半导体装置
USD772182S1 (en) * 2014-04-02 2016-11-22 Mitsubishi Electric Corporation Power semiconductor device
JP6256301B2 (ja) * 2014-10-31 2018-01-10 株式会社デンソー 電子回路部品
JP1563812S (ja) * 2016-04-11 2016-11-21
JP1580899S (ja) * 2016-11-15 2017-07-10
JP1577511S (ja) * 2016-11-15 2017-05-29
JP1603358S (ja) * 2017-10-19 2018-05-07
JP1603175S (ja) * 2017-10-19 2018-05-07
JP1603359S (ja) * 2017-10-19 2018-05-07
USD859334S1 (en) 2017-10-26 2019-09-10 Mitsubishi Electric Corporation Semiconductor device
USD877102S1 (en) * 2017-12-28 2020-03-03 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
USD906271S1 (en) 2018-04-13 2020-12-29 Rohm Co., Ltd. Semiconductor module
JP1632999S (ja) * 2018-06-12 2019-06-03
JP1641098S (ja) 2018-06-26 2019-09-09
USD888673S1 (en) 2018-06-26 2020-06-30 Rohm Co., Ltd. Semiconductor module
JP1642346S (ja) * 2019-03-20 2019-09-30
USD937231S1 (en) * 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package
USD1009818S1 (en) * 2021-10-13 2024-01-02 Rohm Co., Ltd. Semiconductor device
JP1711418S (ja) * 2021-10-13 2022-03-31 半導体素子
USD1042375S1 (en) * 2022-05-12 2024-09-17 Alpha And Omega Semiconductor International Lp Power semiconductor module
USD1037187S1 (en) * 2022-05-12 2024-07-30 Alpha And Omega Semiconductor International Lp Power semiconductor module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US3981074A (en) * 1974-08-23 1976-09-21 Nitto Electric Industrial Co., Ltd. Method for producing plastic base caps for split cavity type package semi-conductor units
JPS5742152A (en) * 1980-08-27 1982-03-09 Nec Corp Resin sealed type semiconductor and manufacture thereof
JPS5996750A (ja) * 1982-11-25 1984-06-04 Matsushita Electric Works Ltd 樹脂封止型電子部品の製造法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
KR100373699B1 (ko) * 2000-08-04 2003-02-26 에쓰에쓰아이 주식회사 반도체 소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US4663833A (en) 1987-05-12

Similar Documents

Publication Publication Date Title
JPS60239043A (ja) 半導体装置用パツケ−ジの製造方法
US4697203A (en) Semiconductor device and manufacturing method therefor
US6509636B1 (en) Semiconductor package
US6906403B2 (en) Sealed electronic device packages with transparent coverings
US7112471B2 (en) Leadless packaging for image sensor devices and methods of assembly
US20040201090A1 (en) Electronic device with cavity and a method for producing the same
JP2001524264A (ja) 集積回路パッケージ
US7740465B2 (en) Casting mold for producing an optical semiconductor module
US4025716A (en) Dual in-line package with window frame
KR100428271B1 (ko) 집적회로패키지와그제조방법
US7332862B2 (en) Led lamp including a resist bonded to a copper film
JPS58127474A (ja) 固体撮像装置
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPS61267363A (ja) イメ−ジセンサ
JPS6080257A (ja) 半導体装置用パツケ−ジの製造方法
JP2784126B2 (ja) 半導体素子収納用パッケージの製造方法
US20060157835A1 (en) Semiconductor device and method of fabricating same
JPS6083337A (ja) 半導体装置の製造方法
KR940006183Y1 (ko) 플라스틱 ccd반도체 패키지
JPH0312467B2 (ja)
JPH02103967A (ja) 光センサ用パッケージ
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
US4982494A (en) Methods of making a low capacitance integrated circuit package
KR100344955B1 (ko) 에어캐비티형 반도체패키지