KR100373699B1 - 반도체 소자 패키지 및 그 제조방법 - Google Patents

반도체 소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100373699B1
KR100373699B1 KR10-2000-0045373A KR20000045373A KR100373699B1 KR 100373699 B1 KR100373699 B1 KR 100373699B1 KR 20000045373 A KR20000045373 A KR 20000045373A KR 100373699 B1 KR100373699 B1 KR 100373699B1
Authority
KR
South Korea
Prior art keywords
base
semiconductor device
mold base
opening
device package
Prior art date
Application number
KR10-2000-0045373A
Other languages
English (en)
Other versions
KR20020011818A (ko
Inventor
윤석윤
Original Assignee
에쓰에쓰아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에쓰에쓰아이 주식회사 filed Critical 에쓰에쓰아이 주식회사
Priority to KR10-2000-0045373A priority Critical patent/KR100373699B1/ko
Publication of KR20020011818A publication Critical patent/KR20020011818A/ko
Application granted granted Critical
Publication of KR100373699B1 publication Critical patent/KR100373699B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 주로 정보통신기용으로 사용되는 반도체소자패키지의 베이스를 금속재가 아닌 합성수지재의 몰드콤파운드로 되는 몰드베이스로 하고 이 몰드베이스내에 반도체칩과 리드(lead)를 와이어 본딩 한 후 상기 몰드베이스를 외부에서 가열하여 내부공간의 공기를 최대한 팽창시킨 상태에서 그 개구부에 에폭시 본딩이 된 투명렌즈를 부착 설치하도록 된 반도체 소자 패키지 및 그 제조방법에 관한 것으로써, 몰드베이스를 일정기간동안 가열하여 그 내부공간의 공기를 최대한 팽창시킨 상태에서 그 개구부에 투명렌즈를 에폭시본딩하여 접착시켜 주므로 가열된 몰드베이스가 식으면서 그 내부공간을 반진공상태로 유지하게 되고 반도체칩과 리드에 어떠한 부담도 작용되지 않게 하므로 반도체소자 패키지가 보다 정확하게 작동되어지도록 하며, 그 제작에 있어서는 작업공수를 줄여 생산성을 높일 수 있고 따라서 제조원가를 크게 낮출 수 있게 된다.

Description

반도체 소자 패키지 및 그 제조방법{Method of making an air tight cavity in an assembly package for semi-conductor device}
본 발명은 반도체 소자 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체소자 패키지중 주로 정보통신기용으로 사용되는 반도체소자패키지를 형성함에 있어 베이스를 금속재가 아닌 합성수지재의 몰드콤파운드로 되는 몰드베이스로 형성하고, 이 몰드베이스내에 반도체칩과 리드(lead)를 와이어 본딩 한 후 상기 몰드베이스를 외부에서 가열하여 내부공간의 공기를 최대한 팽창시킨 상태에서 그 개구부에 에폭시 본딩이 된 투명렌즈를 부착 설치함으로써 내부공간을 반진공상태로 유지시킬 수 있도록 하여 반도체 소자 패키지의 작동성능을 향상시킬 수 있도록 된 것이다.
일반적으로 반도체 집적회로를 비롯한 미세 전자회로 요소에 대하여 부가적으로 사용가능한 형태의 전기적 연결단자를 부착시키고, 부식, 오염 또는 충격등의 물리적, 화학적 손상으로부터 이들 요소의 형태와 성능을 보호하기 위하여 사용되는 반도체 소자의 패키지는 통상 공기-밀폐 동공형과 비 동공형의 2종으로 구분되는 것으로,
그 중 비 동공형 패키지는 전기적 단자를 제공하면서 그 위에 반도체칩을 안착시키고 칩과 리드-프레임상에 형성되어 있는 전기적 단자들을 결선 시킨 후 수지 수지 몰딩(molding)에 의해 칩을 완전히 봉지하는 형태로 상하 일체의 플라스틱 패키지 몸체를 성형하게 된다.
반면에 공기-밀폐 동공형 패키지는 반도체 소자 칩을 패키지에 수지 몰딩에 따른 실장하기 전에 전기적 단자를 비롯한 패키지의 하부 구조를 미리 패키지상에 형성시켜 칩을 담는 용기형태로 된 하부베이스(Backer Base)로 제작하고, 여기에 반도체 칩을 안착하여 와이어 본딩등에 의해 전기적 결선을 이룬 후 상부리드(Upper Lid)를 덮고 밀봉하는 공정을 거쳐 공기 밀폐 동공(Air-Tight Cavity)구조를 이룬다.
또한 반도체 집적회로를 비롯한 미세전자 회로요소에 대하여 부가적으로 사용가능한 형태의 전기적 연결단자를 부착시키고, 물리적 화학적 손상으로부터 이들 요소의 형태와 성능을 보호하기 위하여 사용되는 반도체 소자의 패키지는 통상 세라믹 재료로 된 것과 플라스틱 재료로 된 것으로 구분된다.
그 중에서 세라믹재료로 제조되는 반도체 소자 패키지는 반도체 소자 칩을 패키지에 실장하기 전에 전기적 단자를 비롯한 패키지의 하부구조를, 칩을 담는 용기 형태의 베이스로 제작하고, 여기에 반도체 칩을 안착하고 와이어 본딩등 에 의해 전기적 결선을 이룬 후 리드(Lid)를 덮고 밀봉하는 공정을 거쳐 공기-밀폐동공구조를 이루게 되며, 그 대표적인 것으로서는 일본국 공개특허 공개번호 소62-18737 "반도체장치용 세라믹패키지"가 알려져 있다.반면에 플라스틱 재료로 된 반도체 소자 패키지는, 전기적 단자를 제공하면서 그 위해 반도체 칩을 안착시킬 수 있게 되어 있는 금속재의 리드-프레임(lead frame)상에 우선 반도체 칩을 안착시키고 칩과 리드-프레임상에 형성되어 있는 전기적 단자등을 결선 시킨 후 몰딩(molding)에 의해 칩을 완전히 봉지하는 형태로 상하 일체의 플라스틱 패키지 몸체를 성형한다.
이와 같은 종래의 반도체 소자 패키지는 수지가 반도체 소자의 표면에 직접 접촉하여 와이어나 반도체칩에 스트레스로 작용하게 되므로 노이즈가 발생하고 소자의 부식등으로 인해 반도체 소자의 성능을 크게 저하시키게 되는 원인이 되었으며, 뿐만 아니라 그 소재가 또 메탈(금속)인 경우에는 렌즈가 설치된 캡을 베이스에 용접등의 용착방법으로 부착시켜야 하고 동시에 반도체 소자와 리드간의 와이어본딩 등의 작업을 수작업으로 실시하여야 했으므로 완제품에 대한 불량률이 높아지고 제품의 생산성이 크게 떨어지는 문제가 있었으며, 또한 제작공정이 많이 소요되므로 필연적으로 반도체 소자 패키지의 제작단가가 높아지게 되는 등의 문제가 있었다.
따라서 본 발명의 목적은, 상기와 같이 일일이 수작업에 의존하여 제조, 생산되는 종래 반도체 소자 패키지가 지닌 제반문제점을 해결하기 위하여, 대략 함체형으로 되어 상면이 개반된 합성수지재의 몰드베이스의 내부바닥에 반도체칩과 리드를 와이어본딩하여 연결되게 한 상태에서 몰드베이스를 일정온도 이상이 되게 가열한 후 그 상면 개방부에 렌즈를 부착설치함으로써 주로 정보통신기용으로 사용되고 반도체 소자 패키지를 보다 신속 정밀하게 대량 생산이 이루어지도록 함으로써 생산성을 높이는 동시에 제품의 제작단가를 낮출 수 있도록 하여 양질의 제품을 염가로 제공할 수 있도록 한 반도체 소자 패키지 및 그 제조방법을 제공함에 있다.
도 1은 본 발명에 의한 제조방법의 공정도.
도 2는 본 발명에 의한 반도체소자 패키지의 사시도.
도 3은 본 발명에 의한 반도체소자 패키지의 단면도.
*도면의 주요부분에 대한 부호의 설명*
1 : 몰드베이스 2 : 반도체칩 3 : 투명렌즈
11 : 리드 12 : 와이어본드 13 : 받침턱
상기한 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자 패키지는 상단에 개구부를 갖는 대략 함체형으로 되는 베이스(1)의 내부바닥에는 반도체칩(2)을 설치하여 외부와 연통되게 설치되는 다수의 리드(11)와 와이어본드(12)에 의해 연결하고, 상기 베이스(1)의 상단개구부 내주연에는 받침턱(13)을 형성하여 별도의 투명렌즈(3)를 접착 설치하여서 된 것에 있어서, 상기 베이스를 합성수지 몰드콤파운드의 몰드베이스(1)로 형성한 것을 특징으로 한다.
또한 본 발명에 의한 반도체소자 패키지 제조방법은 상단에 개구부를 갖는 대략 함체형으로 된 베이스의 내부바닥에 반도체칩(2)과 리드(11)를 와이어본드(12)로서 연결하는 연결시키고, 베이스의 상단개구부에 투명렌즈(3)를 부착시키는 것에 있어서,
상기 베이스가 합성수지 몰드콤파운드로 된 몰드베이스(1)를 대략 150℃로 15∼20분 가열하는 가열단계와;
상기 몰드베이스(1)의 상단개구부에 투명렌즈(3)를 에폭시본드로 접착설치하는 렌지접착단계; 가 포함되는 것을 특징으로 한다.
이하 본 발명의 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 의한 반도체 소자 패키지의 제조방법을 나타내는 공정도이고, 도 2는 본 발명에 의한 반도체 소자 제조방법에 의해 제조된 반도체 소자패키지의 구성을 나타내는 사시도이고, 도 3은 본 발명에 의한 반도체 소자 제조방법에 의해 제조된 반도체 소자패키지의 구성을 나타내는 단면도로서, 그 구성은 크게 몰드베이스(1)와 투명렌즈(3)로 이루어진다.
상기한 몰드베이스(1)는 합성수지재의 몰드콤파운드로 되어 대략 원형 또는 사각형의 함체형으로 되는 것으로, 그 상단은 개구부로 형성하되 상기 개구부위 내측 주연부에는 투명유리(3)가 얹혀져 접착설치되는 받침턱(13)을 형성하고 있으며, 그 내부바닥에는 연결단계를 거치면서 외부와 연통되는 다수의 리드(11)의 일단을 위치시킨 상태에서 이 다수의 리드(11)를 와이오본드(12)에 의해 반도체칩(2)과 전기적으로 연결되도록 하고 있다.
상기한 투명렌즈(3)는 접착단계를 거치면서 상기 몰드베이스(1)의 상단 개구부 내주연에 형성된 받침턱(13)에 에폭시 본드 접착되어 몰드베이스(1)의 개구부를 덮도록 설치되는 것으로, 이때 상기 몰드베이스(1)는 가열단계를 거치면서 그 내부공기가 최대한 팽창되었을 때 투명렌즈(3)는 접착설치함으로써, 상기 투명렌즈(3)에 의해 외부와 차단상태로 되는 몰드베이스(1)의 내부고안은 진공상태를 유지할 수 있게 된다.
상기와 같은 구성 및 제조방법에 의해 제조되는 본 발명에 의한 반도체소자 패키지는, 함체형의 몰드베이스(1)상단에 별도의 캡을 씌우지 않고 단순히 투명렌즈(3)만을 에폭시 본드 접착하는 것에 의해 다수의 리드(11)와 와이드본드(12)로서 연결되도록 반도체칩(2)이 설치되는 몰드베이스(1)의 내부공간을 반진공상태로 유지할 수 있게 되는데 따라 와이어본드(12)나 반도체칩(2)이 스트레스를 받아 오동작을 일으키거나 또는 그 성능발휘에 지장을 받게 되는일을 발생되지 않게 되어 반도체 소자 패키지의 성능향상을 기대할 수 있게 되며, 또한 단순화된 작업공정을 거치게 됨에 따라 제품의 불량발생율을 현저히 낮출 수 있을 뿐만 아니라 대량생산이 가능하게 되어 제품의 생산성을 높일 수 있게 되므로 그 제작단가를 낮출 수 있게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시 예에 한하여 설명하였지만 반드시 여기에만 한정되는 것은 아니며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 다양한 변형실시가 가능함은 물론이다.
이상의 설명에서 분명히 알 수 있듯이, 본 발명의 반도체소자 패키지 및 그 제조방법에 의하면, 반도체 소자 패키지를 이루는 베이스를 금속재가 아닌 합성수지재의 몰드 콤파운드로 되는 몰드베이스로 구성한 상태에서 상기 몰드베이스 내부바닥에 반도체 칩과 리드를 와이어본딩한 후 이 몰드베이스를 일정기간동안 가열하여 그 내부공간의 공기를 최대한 팽창시킨 상태에서 그 개구부에 투명렌즈를 에폭시본딩하여 접착시킴으로써 가열된 몰드베이스가 식으면서 그 내부공간을 반진공상태로 유지할 수 있게 함으로써 반도체칩과 리드에 어떠한 부담도 작용되지 않게 하는 것에 의해 반도체소자 패키지의 보다 정확한 작동이 가능하게 될 뿐만 아니라 그 제작에 있어서도 작업공수를 줄여 대량 생산이 가능하게 되어 제품의 생산성을 높일 수 있는데 따라 그 제작단가를 크게 낮출 수 있게 되는 등의 유용한 효과를 제공한다.

Claims (2)

  1. 상단에 개구부를 갖는 대략 함체형으로 되는 베이스의 내부바닥에는 반도체칩(2)을 설치하여 외부와 연통되게 설치되는 다수의 리드(11)와 와이어본드(12)에 의해 연결하고, 상기 베이스의 상단개구부 내주연에는 받침턱(13)을 형성하여 별도의 투명렌즈(3)를 접착 설치하여서 된 것에 있어서,
    상기 베이스를 합성수지 몰드콤파운드의 몰드베이스(1)로 형성한 것을 특징으로 하는 반도체 소자 패키지.
  2. 상단에 개구부를 갖는 대략 함체형으로 된 베이스의 내부바닥에 반도체칩(2)과 리드(11)를 와이어본드(12)로서 연결하는 연결시키고, 베이스의 상단개구부에 투명렌즈(3)를 부착시키는 것에 있어서,
    상기 베이스가 합성수지 몰드콤파운드로 된 몰드베이스(1)를 대략 150℃로 15∼20분 가열하는 가열단계와;
    상기 몰드베이스(1)의 상단개구부에 투명렌즈(3)로 에폭시본드로 접착 설치하는 렌지접착단계;가 포함되는 것을 특징으로 하는 반도체 소자 패키지 제조방법.
KR10-2000-0045373A 2000-08-04 2000-08-04 반도체 소자 패키지 및 그 제조방법 KR100373699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045373A KR100373699B1 (ko) 2000-08-04 2000-08-04 반도체 소자 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045373A KR100373699B1 (ko) 2000-08-04 2000-08-04 반도체 소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020011818A KR20020011818A (ko) 2002-02-09
KR100373699B1 true KR100373699B1 (ko) 2003-02-26

Family

ID=19681832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045373A KR100373699B1 (ko) 2000-08-04 2000-08-04 반도체 소자 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100373699B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239043A (ja) * 1984-05-14 1985-11-27 Oki Electric Ind Co Ltd 半導体装置用パツケ−ジの製造方法
JPS6218737A (ja) * 1985-07-17 1987-01-27 Nec Corp 半導体装置用セラミツクパツケ−ジ
JPS62241353A (ja) * 1986-04-11 1987-10-22 Seiko Epson Corp 固体イメ−ジ・センサ−
KR950028080A (ko) * 1994-03-31 1995-10-18 황인길 전하 결합 소자용 플라스틱 패키지
KR970024033A (ko) * 1995-10-19 1997-05-30 문정환 투명창을 구비한 반도체 패키지 및 그 제조방법
KR970046887A (ko) * 1995-12-30 1997-07-26 전성원 추진축 회전 부위의 자동 윤활 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239043A (ja) * 1984-05-14 1985-11-27 Oki Electric Ind Co Ltd 半導体装置用パツケ−ジの製造方法
JPS6218737A (ja) * 1985-07-17 1987-01-27 Nec Corp 半導体装置用セラミツクパツケ−ジ
JPS62241353A (ja) * 1986-04-11 1987-10-22 Seiko Epson Corp 固体イメ−ジ・センサ−
KR950028080A (ko) * 1994-03-31 1995-10-18 황인길 전하 결합 소자용 플라스틱 패키지
KR970024033A (ko) * 1995-10-19 1997-05-30 문정환 투명창을 구비한 반도체 패키지 및 그 제조방법
KR970046887A (ko) * 1995-12-30 1997-07-26 전성원 추진축 회전 부위의 자동 윤활 장치

Also Published As

Publication number Publication date
KR20020011818A (ko) 2002-02-09

Similar Documents

Publication Publication Date Title
US5644169A (en) Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby
KR100220154B1 (ko) 반도체 패키지의 제조방법
US4012766A (en) Semiconductor package and method of manufacture thereof
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
JPH08148644A (ja) 樹脂封止型半導体装置
US6643919B1 (en) Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
US6849915B1 (en) Light sensitive semiconductor package and fabrication method thereof
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
US5381037A (en) Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
US7868430B2 (en) Semiconductor device
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
KR19980067735A (ko) 반도체 패키지의 제조방법
KR100373699B1 (ko) 반도체 소자 패키지 및 그 제조방법
US6858474B1 (en) Wire bond package and packaging method
JPH0582573A (ja) 樹脂封止型半導体装置用金型
KR100209682B1 (ko) 반도체 패키지 제조방법
JPS5837694B2 (ja) 半導体装置
KR0119730Y1 (ko) 버텀 리드형 반도체 패키지
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법
KR200155169Y1 (ko) 반도체 패키지 디바이스
JPS6226847A (ja) 気密封止形半導体装置
KR100867571B1 (ko) 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법
KR20000043994A (ko) 반도체 패키지 및 그 제조 방법
KR920010849B1 (ko) Eprom장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080212

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee