KR100867571B1 - 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법 - Google Patents

전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법 Download PDF

Info

Publication number
KR100867571B1
KR100867571B1 KR1020010071046A KR20010071046A KR100867571B1 KR 100867571 B1 KR100867571 B1 KR 100867571B1 KR 1020010071046 A KR1020010071046 A KR 1020010071046A KR 20010071046 A KR20010071046 A KR 20010071046A KR 100867571 B1 KR100867571 B1 KR 100867571B1
Authority
KR
South Korea
Prior art keywords
power semiconductor
semiconductor module
case
substrate
manufacturing
Prior art date
Application number
KR1020010071046A
Other languages
English (en)
Other versions
KR20030040647A (ko
Inventor
이근혁
임승원
전기영
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020010071046A priority Critical patent/KR100867571B1/ko
Publication of KR20030040647A publication Critical patent/KR20030040647A/ko
Application granted granted Critical
Publication of KR100867571B1 publication Critical patent/KR100867571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 전력용 반도체 모듈용 케이스는, 전력용 반도체 모듈의 측면을 둘러싸는 사이드부, 및 사이드부와 결합되어 전력용 반도체 모듈의 상부를 덮되, 사이드부와의 결합을 위한 결합부를 갖는 덮개부를 구비한다. 특히 결합부는, 덮개부의 하부면에서 바 형태로 덮개부 하단 방향으로 향하도록 형성되며, 결합부 단부에는 꺽쇠가 형성된다.

Description

전력용 반도체 모듈용 케이스 및 이를 이용한 전력용 반도체 모듈의 제조 방법{Case for power semiconductor module and method for manufacturing power semiconductor module using the case}
도 1은 종래의 전력용 반도체 모듈용 케이스의 외형을 나타내 보인 사시도이다.
도 2는 종래의 전력용 반도체 모듈용 케이스의 내부 구조를 나타내 보인 단면도이다.
도 3은 본 발명에 따른 전력용 반도체 모듈용 케이스를 나타내 보인 단면도이다.
도 4는 도 3의 "A" 부분을 확대하여 나타내 보인 도면이다.
도 5는 도 3의 전력용 반도체 모듈용 케이스의 덮개부와 사이드부가 분리되어 있는 상태를 나타내 보인 단면도이다.
도 6 내지 도 9는 도 3의 전력용 반도체 모듈용 케이스를 이용하여 본 발명에 따른 전력용 반도체 모듈의 제조 방법을 설명하기 위하여 나타내 보인 도면들이다.
본 발명은 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용 반도체 모듈의 제조 방법에 관한 것이다.
일반적으로 전력용 반도체 모듈에는 베이스 기판(base substrate) 위에 탑재된 복수개의 전력용 반도체 칩들이 포함된다. 이 전력용 반도체 칩들은 외부 충격 등으로부터 보호되어야 하며, 이를 위하여 케이스를 사용하는 것이 일반적이다.
도 1은 종래의 전력용 반도체 모듈용 케이스의 외형을 나타내 보인 사시도이다. 그리고 도 2는 종래의 전력용 반도체 모듈용 케이스의 내부 구조를 나타내 보인 단면도이다.
도 1 및 도 2를 참조하면, 종래의 전력용 반도체 모듈용 케이스(100)는 덮개부(cover part)(110) 및 사이드부(side part)(120)를 포함하여 구성된다. 상기 덮개부(110) 및 사이드부(120)는 플라스틱 재질로 이루어진다. 전력용 반도체 모듈의 상부는 덮개부(110)에 의해 밀폐되고, 측면은 사이드부(120)에 의해 밀폐된다. 그리고 전력용 반도체 모듈의 하부는 베이스 기판(200)에 의해 밀폐된다. 즉 사이드부(120)의 상부에는 덮개부(110)가 부착되고, 하부에는 베이스 기판(200)이 부착된다. 통상적으로 베이스 기판(200)에는 반도체 칩(미도시)이 탑재된다. 상기 사이드부(120)와 덮개부(110)은 실리콘 접착제(130)에 의해 상부 부착된다. 그리고 전력용 반도체 모듈 내부 공간의 전기적 단자(140)는 덮개부(110)를 관통하여 전력용 반도체 모듈 외부로 노출된다.
그런데 이와 같은 종래의 전력용 반도체 모듈용 케이스(100)는 덮개부(110) 와 사이드(120)를 실리콘 접착제(130)를 사용하여 부착하여야 된다는 단점이 있다. 즉 실리콘 접착제(130)의 사용으로 인하여 전력용 반도체 모듈의 제조 비용이 증가하고 제조 단계도 더 복잡해지며, 실리콘 접착제(130)에 의한 접착이 원활이 이루어지지 않을 경우 소자의 신뢰성도 저하된다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 실리콘 접착제를 사용하지 않음으로서 비용 절감 및 신뢰성 향상을 제공하는 전력용 반도체 모듈용 케이스를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 전력용 반도체 모듈용 케이스를 이용하여 전력용 반도체 모듈을 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 전력용 반도체 모듈용 케이스는, 전력용 반도체 모듈의 측면을 둘러싸는 사이드부; 및 상기 사이드부와 결합되어 상기 전력용 반도체 모듈의 상부를 덮되, 상기 사이드부와의 결합을 위한 결합부를 갖는 덮개부를 구비하는 것을 특징으로 한다.
상기 사이드부 및 덮개부는 플라스틱 재질로 이루어진 것이 바람직하다.
상기 결합부는, 상기 덮개부의 하부면에서 바 형태로 상기 덮개부 하단 방향으로 향하도록 형성된 것이 바람직하며, 이 경우 상기 결합부는, 단부에 형성된 꺽쇠를 구비하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 전력용 반도체 모듈의 제조 방법은, 사이드부 및 덮개부를 구비하되, 상기 덮개부에 형성된 결합부에 의해 상기 사이드부 및 덮개부와의 결합을 체결하는 전력용 반도체 모듈용 케이스를 이용한 전력용 반도체 모듈의 제조 방법에 있어서, (가) 전력용 반도체 칩을 기판상에 부착시키는 단계; (나) 상기 전력용 반도체 칩과 상기 기판을 와이어를 사용하여 전기적으로 연결시키는 단계: (다) 상기 전력용 반도체 칩 및 와이어가 부착된 기판을 베이스 기판에 부착시키는 단계; (라) 상기 기판이 부착된 베이스 기판을 상기 케이스의 사이드부 하부에 부착시키는 단계; (마) 상기 사이드부의 상부로 돌출되도록 상기 기판상에 전기적 단자를 부착시키는 단계: 및 (바) 상기 전기적 단자가 상기 케이스의 덮개부 밖으로 돌출되도록 상기 덮개부의 결합부를 이용하여 상기 덮개부와 사이드부를 결합시키는 단계를 포함하는 것을 특징으로 한다.
상기 기판으로 DBC 기판을 사용하는 것이 바람직하다.
상기 단계 (다) 및 (마)는 솔더링을 사용하여 수행하는 것이 바람직하다.
상기 단계 (라)는 실리콘 접착제를 이용하여 수행하는 것이 바람직하다.
상기 단계 (마)를 수행한 후 실리콘 젤로 상기 사이드부의 내부를 봉합하는 단계를 더 포함는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명에 따른 전력용 반도체 모듈용 케이스를 나타내 보인 단면도이다. 그리고 도 4는 도 3의 "A" 부분을 확대하여 나타내 보인 도면이다. 또한 도 5는 도 3의 전력용 반도체 모듈용 케이스의 덮개부와 사이드부가 분리되어 있는 상태를 나타내 보인 단면도이다.
도 3 내지 도 5를 참조하면, 본 발명에 따른 전력용 반도체 모듈용 케이스(300)는 덮개부(310) 및 사이드부(320)를 포함하여 구성된다. 덮개부(310) 및 사이드부(320)의 재질을 플라스틱이다. 덮개부(310)의 양 측면 하단부에는 결합부(311)가 형성된다. 이 결합부(311)는 바(bar) 형태로 덮개부(310) 하단 방향으로 향하도록 형성되며, 단부에는 꺽쇠가 수직으로 더 형성되어 사이드부(320)의 안쪽 상단부에 체결되어 결합된다. 특히, 상기 사이드부의 안쪽 상단부에는 수직으로 돌출된 돌출부가 더 형성되는데, 상기 결합부는 상기 돌출부의 측면 및 하면과 이격되지 않고 직접 접촉하면서 신장되고, 상기 꺽쇠의 상면은 상기 돌출부의 하면과 직접 접촉하여 결합된다.
도 6 내지 도 9는 본 발명에 따른 전력용 반도체 모듈용 케이스를 이용한 전력용 반도체 모듈의 제조 방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 6을 참조하면, DBC(Direct Bonded Copper) 기판(610)에 전력용 반도체 칩(612)을 탑재하고, 이 전력용 반도체 칩(612)과 DBC 기판(610)을 와이어(614)를 사용하여 전기적으로 상호 연결시킨다. 전력용 반도체 칩(612)은 필요에 따라 복수개가 탑재된다.
다음에 도 7을 참조하면, 전력용 반도체 칩(612)이 탑재된 DBC 기판(610)을 베이스 기판(620) 위에 부착시킨다. 상기 베이스 기판(620)은 구리(Cu) 재질로 이루어지며, 부착 공정은 솔더링(soldering)을 사용하여 수행한다.
다음에 도 8을 참조하면, DBC 기판(610)이 부착된 베이스 기판(620)을 전력 용 반도체 모듈용 케이스(도 3의 300)의 사이드부(320) 하부에 부착시킨다. 상기 사이드부(320)는 플라스틱 재질로 이루어지며, 상기 부착 공정은 실리콘 접착제를 사용하여 수행한다. 전력용 반도체 모듈용 케이스(도 3의 300)의 사이드부(320)에 베이스 기판(620)이 부착됨으로써 전력용 반도체 모듈의 하부면은 완전히 밀폐된다. 상기 사이드부(320)에 베이스 기판(620)을 부착한 후에는, 솔더링에 의해 DBC 기판(610)에 전기적 단자(625)를 부착하여 사이드부(320) 위로 전기적 단자(625)가 돌출되도록 한다. 전기적 단자(625)를 부착한 후에는, 통상의 방법을 사용하여, 실리콘 젤(silicon gel)로 전력용 반도체 모듈용 케이스(도 3의 300)의 사이드부(310) 내부를 봉합(encapsulation)한다.
다음에 도 9를 참조하면, 전력용 반도체 모듈용 케이스(도 3의 300)의 덮개부(310)를 사이드부(320)에 결합시킨다. 이때 실리콘 접착제의 사용 없이, 덮개부(310)의 하부면에서 바(bar) 형태로 덮개부(310) 하단 방향으로 향하도록 형성된 결합부(311)를 이용하여 사이드부(320)에 결합시킨다. 즉 결합부(311)의 단부에 형성된 꺽쇠가 사이드부(320)의 안쪽 상단부에 체결되도록 한다. 도면에 나타내지는 않았지만, 덮개부(310)를 사이드부(320)에 결합시키면 전력용 반도체 모듈의 상부는 완전히 밀폐되며, 전기적 단자(625)만이 덮개부(310) 상부를 통해 노출된다.
이상의 설명에서와 같이, 본 발명에 따른 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용 반도체 모듈의 제조 방법에 따르면, 케이스의 덮개부 및 사이 드부의 결합을 위하여 실리콘 접착제를 사용하지 않고, 덮개부에 구비된 결합부를 이용함으로써 제조 단가를 절감할 수 있고 제조 공정 단계를 줄임으로써 대량 생산이 용이해진다는 이점을 제공한다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 사이드부 및 덮개부를 구비하되, 상기 덮개부에 형성된 결합부에 의해 상기 사이드부 및 덮개부와의 결합을 체결하는 전력용 반도체 모듈용 케이스를 이용한 전력용 반도체 모듈의 제조 방법에 있어서,
    (가) 전력용 반도체 칩을 기판상에 부착시키는 단계;
    (나) 상기 전력용 반도체 칩과 상기 기판을 와이어를 사용하여 전기적으로 연결시키는 단계:
    (다) 상기 전력용 반도체 칩 및 와이어가 부착된 기판을 베이스 기판에 부착시키는 단계;
    (라) 상기 기판이 부착된 베이스 기판을 상기 케이스의 사이드부 하부에 부착시키는 단계;
    (마) 상기 사이드부의 상부로 돌출되도록 상기 기판상에 전기적 단자를 부착시키는 단계: 및
    (바) 상기 전기적 단자가 상기 케이스의 덮개부 밖으로 돌출되도록 상기 덮개부의 결합부를 이용하여 상기 덮개부와 사이드부를 결합시키는 단계를 포함하는 것을 특징으로 하는 전력용 반도체 모듈의 제조 방법.
  6. 제5항에 있어서.
    상기 기판으로 DBC 기판을 사용하는 것을 특징으로 하는 전력용 반도체 모듈 의 제조 방법.
  7. 제5항에 있어서,
    상기 단계 (다) 및 (마)는 솔더링을 사용하여 수행하는 것을 특징으로 하는 전력용 반도체 모듈의 제조 방법.
  8. 제5항에 있어서,
    상기 단계 (라)는 실리콘 접착제를 이용하여 수행하는 것을 특징으로 하는 전력용 반도체 모듈의 제조 방법.
  9. 제5항에 있어서,
    상기 단계 (마)를 수행한 후 실리콘 젤로 상기 사이드부의 내부를 봉합하는 단계를 더 포함하는 것을 특징으로 하는 전력용 반도체 모듈의 제조 방법.
KR1020010071046A 2001-11-15 2001-11-15 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법 KR100867571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010071046A KR100867571B1 (ko) 2001-11-15 2001-11-15 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010071046A KR100867571B1 (ko) 2001-11-15 2001-11-15 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030040647A KR20030040647A (ko) 2003-05-23
KR100867571B1 true KR100867571B1 (ko) 2008-11-10

Family

ID=29569579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010071046A KR100867571B1 (ko) 2001-11-15 2001-11-15 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법

Country Status (1)

Country Link
KR (1) KR100867571B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175351A (ja) * 1991-12-26 1993-07-13 Fuji Electric Co Ltd 半導体装置のパッケージ
JPH11214764A (ja) * 1998-01-26 1999-08-06 Nec Corp 圧電トランス
JP2000068307A (ja) * 1998-08-21 2000-03-03 Nec Eng Ltd Ｌｓｉ開封用治具

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175351A (ja) * 1991-12-26 1993-07-13 Fuji Electric Co Ltd 半導体装置のパッケージ
JPH11214764A (ja) * 1998-01-26 1999-08-06 Nec Corp 圧電トランス
JP2000068307A (ja) * 1998-08-21 2000-03-03 Nec Eng Ltd Ｌｓｉ開封用治具

Also Published As

Publication number Publication date
KR20030040647A (ko) 2003-05-23

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
KR100214463B1 (ko) 클립형 리드프레임과 이를 사용한 패키지의 제조방법
KR100304959B1 (ko) 칩 적층형 반도체 패키지 및 그 제조방법
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
KR920001696A (ko) 반도체 다이를 절연시키기 위한 히트 싱크 및 다중 장착 패드 리드 프레임 패키지 및 그 방법
KR960705357A (ko) 반도체 장치
KR980006163A (ko) 수지밀봉형 반도체장치 및 그의 제조방법
KR980006214A (ko) 카드형 기억장치
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR970060463A (ko) 수지밀봉형 반도체장치 및 그 제조방법
JP2001525126A (ja) セラミック基板を備えた電力用半導体モジュール
US5994772A (en) Semiconductor package
US4298769A (en) Hermetic plastic dual-in-line package for a semiconductor integrated circuit
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US6476478B1 (en) Cavity semiconductor package with exposed leads and die pad
US7868430B2 (en) Semiconductor device
US6677662B1 (en) Clamp and heat block assembly for wire bonding a semiconductor package assembly
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
US20060170080A1 (en) Semiconductor device having directly attached heat spreader
KR100867571B1 (ko) 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법
JP2004511087A (ja) 気密封止した部品組立体パッケージ
JPS62104145A (ja) 半導体装置
US20210013137A1 (en) Semiconductor device with lead frame that accommodates various die sizes
JP4543542B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee