JP3054929B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3054929B2 JP3054929B2 JP10920596A JP10920596A JP3054929B2 JP 3054929 B2 JP3054929 B2 JP 3054929B2 JP 10920596 A JP10920596 A JP 10920596A JP 10920596 A JP10920596 A JP 10920596A JP 3054929 B2 JP3054929 B2 JP 3054929B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- plastic
- mold resin
- plastic mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Non-Volatile Memory (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プラスチックパッ
ケージタイプのＥＰＲＯＭ（消去・書込みタイプのＲＯ
Ｍ）等の紫外線照射窓を有する半導体装置（以下「半導
体装置」という）の製造方法に関するものである。
ケージタイプのＥＰＲＯＭ（消去・書込みタイプのＲＯ
Ｍ）等の紫外線照射窓を有する半導体装置（以下「半導
体装置」という）の製造方法に関するものである。
【０００２】
【従来の技術】以下、従来の半導体装置の一例であるＥ
ＰＲＯＭについて図面を参照しつつ説明する。図４はそ
の構成を示すものであり、セラミックス１とその周囲に
設けたリード２よりなるパッケージベースに半導体チッ
プ３を接着し、更に、この半導体チップ３内の電極パッ
ド３Pとリード２を金等の素材からなる金属細線４によ
り接続した上、低融点ガラス等の接着剤５により蓋体と
なるリッド(またはキャップ)６を接着して密封化したも
のである。なお、半導体チップ３内のメモリセル部３M
と対応する位置の前記リッド６には紫外線を透過する例
えばガラス材よりなる窓部７が設けられている。
ＰＲＯＭについて図面を参照しつつ説明する。図４はそ
の構成を示すものであり、セラミックス１とその周囲に
設けたリード２よりなるパッケージベースに半導体チッ
プ３を接着し、更に、この半導体チップ３内の電極パッ
ド３Pとリード２を金等の素材からなる金属細線４によ
り接続した上、低融点ガラス等の接着剤５により蓋体と
なるリッド(またはキャップ)６を接着して密封化したも
のである。なお、半導体チップ３内のメモリセル部３M
と対応する位置の前記リッド６には紫外線を透過する例
えばガラス材よりなる窓部７が設けられている。
【０００３】このような構成により、このＥＰＲＯＭ
は、パッケージ組立て完了後であっても窓部７より半導
体チップ３内のメモリセル部３Mに紫外線を照射させる
ことにより、メモリセル部３Mに書き込まれているメモ
リの内容を消去することができるように構成されてい
る。
は、パッケージ組立て完了後であっても窓部７より半導
体チップ３内のメモリセル部３Mに紫外線を照射させる
ことにより、メモリセル部３Mに書き込まれているメモ
リの内容を消去することができるように構成されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、その構成部品、例えば、パッケージベース
となるセラミックス材、接着剤である低融点ガラス、ガ
ラス材を含むリッド等いずれも材料コストが高く、ま
た、組立プロセスも複雑で量産性に欠ける等の問題点を
有している。
の構成では、その構成部品、例えば、パッケージベース
となるセラミックス材、接着剤である低融点ガラス、ガ
ラス材を含むリッド等いずれも材料コストが高く、ま
た、組立プロセスも複雑で量産性に欠ける等の問題点を
有している。
【０００５】本発明は、上記従来例の問題点を解決する
ものであり、パッケージ組立て完了後も半導体チップ内
のメモリセル部に紫外線を照射できる低コスト，簡易組
立プロセスの半導体装置の製造方法を提供することを目
的とする。
ものであり、パッケージ組立て完了後も半導体チップ内
のメモリセル部に紫外線を照射できる低コスト，簡易組
立プロセスの半導体装置の製造方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
の本発明の半導体装置の製造方法は、半導体チップをリ
ードフレームのアイランドに接着し、半導体チップの電
極パッドとリードフレームとを金属細線で接続したもの
をプラスチックモールド樹脂でパッケージングする工程
と、半導体チップ表面部分のプラスチックモールド樹脂
にプラスチックモールド樹脂を溶解する溶融薬品を滴下
して、半導体チップ表面の電極パッドを覆っている部分
のプラスチックモールド樹脂を溶融することなしに、プ
ラスチックモールド樹脂を溶解し、半導体チップの電極
パッド以外の表面を露出させる窓部を形成する工程と、
窓部に紫外線透過性のプラスチック材を充填する工程と
からなるものである。
の本発明の半導体装置の製造方法は、半導体チップをリ
ードフレームのアイランドに接着し、半導体チップの電
極パッドとリードフレームとを金属細線で接続したもの
をプラスチックモールド樹脂でパッケージングする工程
と、半導体チップ表面部分のプラスチックモールド樹脂
にプラスチックモールド樹脂を溶解する溶融薬品を滴下
して、半導体チップ表面の電極パッドを覆っている部分
のプラスチックモールド樹脂を溶融することなしに、プ
ラスチックモールド樹脂を溶解し、半導体チップの電極
パッド以外の表面を露出させる窓部を形成する工程と、
窓部に紫外線透過性のプラスチック材を充填する工程と
からなるものである。
【０００７】本発明によれば、低コストである樹脂封止
プラスチックパッケージの使用と、窓部への紫外線透過
性のプラスチック材の充填により低コスト、簡易組立プ
ロセスの半導体装置を提供することが可能となる。
プラスチックパッケージの使用と、窓部への紫外線透過
性のプラスチック材の充填により低コスト、簡易組立プ
ロセスの半導体装置を提供することが可能となる。
【０００８】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら説明する。なお、前記従来のものと
同一、またはこれと同等の部分については同一符号を用
いるものとする。図１(a)，(b)，(c)，(d)は本発明の実
施の形態における半導体装置の一例であるＤＩＰ(dual
inline package)タイプのプラスチックパッケージに納
められたＥＰＲＯＭの構成とその製造プロセスを示して
いる。図１(a)において、２はリードフレーム、３はリ
ードフレーム２の間のアイランド部８上に接着した半導
体チップで、この半導体チップ３内の電極パッド３Pと
リードフレーム２は金等の素材からなる金属細線４によ
り接続されている。９はプラスチックモールド樹脂で、
リードフレーム２，半導体チップ３，金属細線４を一体
にパッケージングしている。
図面を参照しながら説明する。なお、前記従来のものと
同一、またはこれと同等の部分については同一符号を用
いるものとする。図１(a)，(b)，(c)，(d)は本発明の実
施の形態における半導体装置の一例であるＤＩＰ(dual
inline package)タイプのプラスチックパッケージに納
められたＥＰＲＯＭの構成とその製造プロセスを示して
いる。図１(a)において、２はリードフレーム、３はリ
ードフレーム２の間のアイランド部８上に接着した半導
体チップで、この半導体チップ３内の電極パッド３Pと
リードフレーム２は金等の素材からなる金属細線４によ
り接続されている。９はプラスチックモールド樹脂で、
リードフレーム２，半導体チップ３，金属細線４を一体
にパッケージングしている。
【０００９】このようなプラスチックパッケージは低コ
スト量産に適した構成であり、本発明はこの図１(a)に
示す構成を基本として、メモリセル部３Mに紫外線を照
射できる低コスト、簡易組立プロセスのＥＰＲＯＭを形
成するものである。まず、図１(b)に示すように、プラ
スチックパッケージ上方に配置されたノズル10より硫酸
等のプラスチックモールド樹脂９を溶解する溶融薬品11
を滴下してメモリセル部３Mの上方を覆っているプラス
チックモールド樹脂９を溶解し、図１(c)に示すように
窓部12を形成する。この際、半導体チップ３内の電極パ
ッド３Pにこの溶融薬品11が付着するとその電気特性の
劣化を招くので、電極パッド３Pを覆っている部分のプ
ラスチックモールド樹脂９は絶対に溶融させてはならな
い。次に、図１(d)に示すように、この窓部12に紫外線
透過性のプラスチック材13を充填し、メモリセル部３M
の表面を外部環境あるいは機械的ストレスより保護する
よう構成する。図２は半導体チップ３の表面状態を示し
ており、メモリセル部３Mとメモリコントロール回路３C
を囲むように電極パッド３Pが配置されるインターフェ
イス部３Iが設けられている。
スト量産に適した構成であり、本発明はこの図１(a)に
示す構成を基本として、メモリセル部３Mに紫外線を照
射できる低コスト、簡易組立プロセスのＥＰＲＯＭを形
成するものである。まず、図１(b)に示すように、プラ
スチックパッケージ上方に配置されたノズル10より硫酸
等のプラスチックモールド樹脂９を溶解する溶融薬品11
を滴下してメモリセル部３Mの上方を覆っているプラス
チックモールド樹脂９を溶解し、図１(c)に示すように
窓部12を形成する。この際、半導体チップ３内の電極パ
ッド３Pにこの溶融薬品11が付着するとその電気特性の
劣化を招くので、電極パッド３Pを覆っている部分のプ
ラスチックモールド樹脂９は絶対に溶融させてはならな
い。次に、図１(d)に示すように、この窓部12に紫外線
透過性のプラスチック材13を充填し、メモリセル部３M
の表面を外部環境あるいは機械的ストレスより保護する
よう構成する。図２は半導体チップ３の表面状態を示し
ており、メモリセル部３Mとメモリコントロール回路３C
を囲むように電極パッド３Pが配置されるインターフェ
イス部３Iが設けられている。
【００１０】このようにして完成したＥＰＲＯＭは、窓
部への紫外線照射によるメモリセル部３Mのメモリ内容
の消去が可能で、低コスト、簡易組立プロセスという所
期の目的を達成しうるものである。なお、ＤＩＰタイプ
のプラスチックパッケージとして完成した本実施形態に
よるＥＰＲＯＭの外観を図３に斜視図として示すが、本
発明はこのＤＩＰタイプの外、ＱＦＰ(quad flat packa
ge)タイプ，ＳＯＰ(small outline package)タイプ等の
パッケージへの展開も可能である。
部への紫外線照射によるメモリセル部３Mのメモリ内容
の消去が可能で、低コスト、簡易組立プロセスという所
期の目的を達成しうるものである。なお、ＤＩＰタイプ
のプラスチックパッケージとして完成した本実施形態に
よるＥＰＲＯＭの外観を図３に斜視図として示すが、本
発明はこのＤＩＰタイプの外、ＱＦＰ(quad flat packa
ge)タイプ，ＳＯＰ(small outline package)タイプ等の
パッケージへの展開も可能である。
【００１１】
【発明の効果】本発明によれば、低コストである樹脂封
止プラスチックパッケージの使用と、メモリセル部上に
設けた窓部への紫外線透過性のプラスチック材の充填に
より半導体装置としての低コスト化、組立プロセスの簡
易化を図ることができるという有利な効果が得られる。
止プラスチックパッケージの使用と、メモリセル部上に
設けた窓部への紫外線透過性のプラスチック材の充填に
より半導体装置としての低コスト化、組立プロセスの簡
易化を図ることができるという有利な効果が得られる。
【図１】本発明の半導体装置の実施の形態におけるＥＰ
ＲＯＭの構成と、その組立プロセスを示す断面図であ
る。
ＲＯＭの構成と、その組立プロセスを示す断面図であ
る。
【図２】本発明の半導体装置の実施の形態におけるＥＰ
ＲＯＭ内の半導体チップ表面の構成を示す平面図であ
る。
ＲＯＭ内の半導体チップ表面の構成を示す平面図であ
る。
【図３】本発明の半導体装置の実施の形態におけるＥＰ
ＲＯＭの外観斜視図である。
ＲＯＭの外観斜視図である。
【図４】従来のＥＰＲＯＭの構成を示す断面図である。
２…リードフレーム、 ３…半導体チップ、 ３M…メ
モリセル部、 ３P…電極パッド、 ３C…メモリコント
ロール回路、 ３I…インターフェイス部、 ４…金属
細線、 ８…アイランド部、 ９…プラスチックモール
ド樹脂、 10…ノズル、 11…溶融薬品、 12…窓部、
13…紫外線透過性のプラスチック材。
モリセル部、 ３P…電極パッド、 ３C…メモリコント
ロール回路、 ３I…インターフェイス部、 ４…金属
細線、 ８…アイランド部、 ９…プラスチックモール
ド樹脂、 10…ノズル、 11…溶融薬品、 12…窓部、
13…紫外線透過性のプラスチック材。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02
Claims (1)
- 【請求項１】 半導体チップをリードフレームのアイラ
ンドに接着し、前記半導体チップの電極パッドと前記リ
ードフレームとを金属細線で接続したものをプラスチッ
クモールド樹脂でパッケージングする工程と、 前記半導体チップ表面部分の前記プラスチックモールド
樹脂に該プラスチックモールド樹脂を溶解する溶融薬品
を滴下して、前記半導体チップ表面の前記電極パッドを
覆っている部分の前記プラスチックモールド樹脂を溶融
することなしに、前記プラスチックモールド樹脂を溶解
し、前記半導体チップの前記電極パッド以外の表面を露
出させる窓部を形成する工程と、 該窓部に紫外線透過性のプラスチック材を充填する工程
とからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10920596A JP3054929B2 (ja) | 1996-04-30 | 1996-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10920596A JP3054929B2 (ja) | 1996-04-30 | 1996-04-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298249A JPH09298249A (ja) | 1997-11-18 |
| JP3054929B2 true JP3054929B2 (ja) | 2000-06-19 |
Family
ID=14504272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10920596A Expired - Fee Related JP3054929B2 (ja) | 1996-04-30 | 1996-04-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3054929B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762077B2 (en) | 2001-05-11 | 2004-07-13 | Melexis Nv | Integrated sensor packages and methods of making the same |
| US7060216B2 (en) | 2001-05-11 | 2006-06-13 | Melexis, Nv | Tire pressure sensors and methods of making the same |
| JP2009099680A (ja) | 2007-10-15 | 2009-05-07 | Panasonic Corp | 光学デバイスおよびその製造方法 |
-
1996
- 1996-04-30 JP JP10920596A patent/JP3054929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09298249A (ja) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353257B1 (en) | Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention | |
| CN100541748C (zh) | 引线框架、半导体芯片封装、及该封装的制造方法 | |
| US6815808B2 (en) | Hollow airtight semiconductor device package | |
| JPH08148644A (ja) | 樹脂封止型半導体装置 | |
| US6643919B1 (en) | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame | |
| JPS6150351A (ja) | Ｅｐｒｏｍ装置 | |
| JP3054929B2 (ja) | 半導体装置の製造方法 | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS60171733A (ja) | 半導体装置 | |
| JPH049381B2 (ja) | ||
| JPS63133653A (ja) | 光消去型半導体メモリ装置 | |
| JPS61194751A (ja) | 半導体装置 | |
| KR920010849B1 (ko) | Eprom장치의 제조 방법 | |
| JPS584952A (ja) | 半導体装置 | |
| JPH0273663A (ja) | 混成集積回路装置 | |
| JPS6150352A (ja) | 半導体装置 | |
| JP2702182B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63257251A (ja) | 半導体装置 | |
| JPS6136957A (ja) | 樹脂封止型半導体集積回路 | |
| JPS60171749A (ja) | 半導体記憶装置 | |
| JPH06338574A (ja) | 樹脂封止型半導体装置 | |
| JPS6130743B2 (ja) | ||
| JPS61115339A (ja) | Ｅｐｒｏｍ装置 | |
| JPH0637211A (ja) | 半導体パッケージと半導体装置及びその製造方法 | |
| JPH06132475A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090414 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100414 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110414 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |