JPS6136957A - 樹脂封止型半導体集積回路 - Google Patents

樹脂封止型半導体集積回路

Info

Publication number
JPS6136957A
JPS6136957A JP15980784A JP15980784A JPS6136957A JP S6136957 A JPS6136957 A JP S6136957A JP 15980784 A JP15980784 A JP 15980784A JP 15980784 A JP15980784 A JP 15980784A JP S6136957 A JPS6136957 A JP S6136957A
Authority
JP
Japan
Prior art keywords
die
resin
semiconductor die
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15980784A
Other languages
English (en)
Inventor
Hitoshi Yokoyama
横山　均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15980784A priority Critical patent/JPS6136957A/ja
Publication of JPS6136957A publication Critical patent/JPS6136957A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は、半導体集積回路に係シ、特に外部から半導体
ダイ上に光を供給することを、動作上必要とする半導体
集積回路に関する。
口、従来の技術 従来、この種の半導体集積回路、例えば、紫外線消去型
ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　ａｎｄ　Ｐｒｏｇｒａ
ｍｍａｂｌｅＲｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）は、
第３図の断面図に示す様に、消去時に外部から照射され
た紫外１１Ｍを半導体ダイ２上に照射する必要から、セ
ラミ、クケース７に、半導体ダイ２をダイボンドした後
、ワイヤ３をボンディングし、ガラス窓８ａを設けたセ
ラミ、クキャップ８で気密封止していた。この方法はガ
ラス窓８ａを用いているために、セラミックケースに限
定されるという欠点を有しており、近年半導体集積回路
の樹脂封止化が進められている中で、障害となっていた
。また、紫外線消去型ＥＦＲＯＭの低価格金さまたげる
大きな原因となっていた〇 また、紫外線消去型ＥＰＲＯＭの半導体ダイを、紫外線
が透過可能な透明樹脂で全体的に封止した場合、光が半
導体ダイの横方向からも入射してしまい、情報の保持に
悪影響を与えるという欠点を有していた。
ハ０発明が解決しようとする問題点 上述のように、従来の半導体装置は、情報の保持を確実
安定なものは高価格であシ、低価格のものは情報保持力
において、信頼性が不十分であることが問題である。
二９問題点を解決するための技術手段 上記問題点に対し、本発明では、半導体ダイの上方のみ
を光が透過できる透明樹脂で封止し、その周囲を光を透
過しない樹脂で封止する。
ホ０作用 このような構造により、紫外線消去型ＥＰＲＯＭにおい
ても、紫外線消去可能であシ、かつ、横方向からの紫外
線のもれ込みを防ぎ“、安定に情報を保持する。
へ、実施例 つぎに実施例によシ本発明を説明する。
第１図は本発明の一実施例の断面図でるる。因において
、リードフレーム１上にダイボンドした紫外線消去型Ｅ
ＰＲＯＭの半導体ダイ２にワイヤ３をボンディングした
後、紫外線透過可能な、例えば透明なエポキシ樹脂４で
ボッティング、コーティング等の方法によシ、ダイ２の
近傍を覆い、それからカーボンブラックを混入した紫外
、鴎′ｆ：透過しないエポキシ樹脂５によシ、ダイ２の
上方の光の透過部分を残して、その他の部分の外側を核
う。
この構造により、セラミックケースにガラス窓を設けた
従来の構造と同僚に、半導体ダイの上方からの紫外線の
みを透過する、樹脂封止型紫外線消去ＥＰＲＯＭを実現
することができる。
第２図は本発明の他の実施例であシ、リードフレーム１
上にダイマウントした紫外線消去型ＥＰＲＯＭの半導体
ダイ２にワイヤ３をボンディングした後、最初に紫外線
透過可能な樹脂１４で封止し、その後紫外線透過不可能
な樹脂１５で、樹脂１４の上面を除いてその他の部分を
包覆する０上１発明の効果 以上の様に、本発明の樹脂封止型半導体集積回路は、半
導体ダイの上方からの光のみを透過用能で、側面からの
光の入射を防ぐ構造とすることにより、従来、外部から
半導体ダイ上に光を供給することを、動作上必要とする
半導体集積回路で、樹脂封止ができず、高価なセラミ、
クケースのみ封止していた半導体集積回路、例えば紫外
線消去型ＥＰ几ＯＭを樹脂封止可能とし、安価で実用的
な半導体集積回路を実親することができる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る樹脂封止型紫外線消去
ＥＰＲＯＭの断面図、第２図は本発明の他の実施例の断
面図、第３図は従来のセラミック封止型紫外線消去ＥＰ
ＲＯＭの断面図である。 １・・・・・・リードフレーム、２・・・・・・半導体
ダイ、３・・・・・・ワイヤ、４．１４・・・・・・透
明樹脂、５，１５・・・・・・紫外線の透過しない樹脂
、７・・・・・・セラミックケース、８・・・・・・キ
ャップ％　８ａ・・・・・・ガラス窓。 第３図

Claims (1)

    【特許請求の範囲】
  1. 　半導体ダイが樹脂封止された半導体集積回路において
    、前記封止樹脂のうち前記半導体ダイの上方部分はこの
    ダイ上に照射する光が透過する透明な樹脂からなり、そ
    の他の部分は前記光が前記ダイの側面に入射するのを妨
    げる不透明な樹脂からなることを特徴とする樹脂封止型
    半導体集積回路。
JP15980784A 1984-07-30 1984-07-30 樹脂封止型半導体集積回路 Pending JPS6136957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15980784A JPS6136957A (ja) 1984-07-30 1984-07-30 樹脂封止型半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15980784A JPS6136957A (ja) 1984-07-30 1984-07-30 樹脂封止型半導体集積回路

Publications (1)

Publication Number Publication Date
JPS6136957A true JPS6136957A (ja) 1986-02-21

Family

ID=15701681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15980784A Pending JPS6136957A (ja) 1984-07-30 1984-07-30 樹脂封止型半導体集積回路

Country Status (1)

Country Link
JP (1) JPS6136957A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0682374A1 (en) * 1994-05-09 1995-11-15 Euratec B.V. Method for encapsulating an integrated circuit
DE102016107262A1 (de) 2015-04-20 2016-10-20 Juki Corporation Stichauslass-Detektiervorrichtung, Nähmaschine und Stichauslass-Detektierverfahren

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0682374A1 (en) * 1994-05-09 1995-11-15 Euratec B.V. Method for encapsulating an integrated circuit
NL9400766A (nl) * 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
US5863810A (en) * 1994-05-09 1999-01-26 Euratec B.V. Method for encapsulating an integrated circuit having a window
DE102016107262A1 (de) 2015-04-20 2016-10-20 Juki Corporation Stichauslass-Detektiervorrichtung, Nähmaschine und Stichauslass-Detektierverfahren

Similar Documents

Publication Publication Date Title
US6353257B1 (en) Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
JPS62156842A (ja) 紫外線による消去の可能なｅｐｒｏｍ型半導体装置とその製造方法
US6849915B1 (en) Light sensitive semiconductor package and fabrication method thereof
JPS6150351A (ja) Ｅｐｒｏｍ装置
JPS6278856A (ja) 半導体装置
JPS6136957A (ja) 樹脂封止型半導体集積回路
JPH07135277A (ja) 半導体装置
KR900007758B1 (ko) 반도체 장치
JP3054929B2 (ja) 半導体装置の製造方法
JPS62174956A (ja) プラスチツク・モ−ルド型半導体装置
JPS584952A (ja) 半導体装置
JPS6221250A (ja) 樹脂封止半導体装置とその製造方法
JPS62241358A (ja) ワンタイムプログラム型半導体装置
JPS5742152A (en) Resin sealed type semiconductor and manufacture thereof
JPH049381B2 (ja)
JPS5889844A (ja) 樹脂封止型半導体装置
JPS6333852A (ja) 半導体素子の封止構造
JPS60211962A (ja) 半導体装置
JP2518516B2 (ja) 紫外線消去型半導体装置
JPH0653359A (ja) 気密封止型半導体装置
JPS60242646A (ja) 半導体装置
JPH0321090B2 (ja)
JPS60200534A (ja) 半導体装置
JPS60169154A (ja) 半導体集積回路パツケ−ジ装置
JPS60136341A (ja) 半導体装置