JPS6150351A - Ｅｐｒｏｍ装置 - Google Patents

Ｅｐｒｏｍ装置

Info

Publication number
JPS6150351A
JPS6150351A JP59171451A JP17145184A JPS6150351A JP S6150351 A JPS6150351 A JP S6150351A JP 59171451 A JP59171451 A JP 59171451A JP 17145184 A JP17145184 A JP 17145184A JP S6150351 A JPS6150351 A JP S6150351A
Authority
JP
Japan
Prior art keywords
eprom
chip
resin
casing
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59171451A
Other languages
English (en)
Inventor
Yutaka Okuaki
奥秋　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59171451A priority Critical patent/JPS6150351A/ja
Priority to KR1019850005637A priority patent/KR900007229B1/ko
Priority to EP85305914A priority patent/EP0175489B1/en
Priority to DE8585305914T priority patent/DE3575226D1/de
Publication of JPS6150351A publication Critical patent/JPS6150351A/ja
Priority to US07/070,123 priority patent/US4723156A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、紫外線消去形プログラマブル・リード・オ
ンリ・メモリ装置（以下ＥＰＲＯＭ装置）に関するもの
である。
（従来の技術） 第４図は、従来のサーディツプパッケージ（以下単にパ
ッケージという）構造のＥＰＲＯＭ装置の斜視図であり
、第５図は第４図のＡ−Ａ線切断面図である。また、第
６図は第５図の部分拡大図である。
これらの第４図〜第６図において、サーディツプヘッダ
（以下ヘッダという）ｌｅｔ基材２とり一部３と低融点
ガラス４で構成されている。サーデイツプキャッグ（以
下キャップという）５は基材２と低融点ガラス４で構成
されている。基材２は通常アルミナ（Ａ４０ｇ　）で作
られている。
ヘッダ１の素子搭載部６にメモリ素子７と頭部８がアル
ミニウム蒸着されたグランド・ダイス９とをダイボンデ
ィングし、アルミニウムなどの金属細線１０でワイヤー
ボンド後、ヘッダ１の上にキャップ５をのせて、低融点
ガラス４の融点、たとえば４００〜５００℃に設定した
シール炉の中をベル）Ｋ乗せて低融点ガラス４ｔ−溶解
させてパッケージを封止して、　ＥＰＲＯＭ装置を完成
する。なお、１１は窓である。
このような従来の組立法はシール温度が高温でおるため
、メモリ素子７の接地電極パッド１２と、素子搭載部６
を経由してメモリ素子７の基板とを電気的に接続するア
ルミニウム細線１０は金ペーストが焼結された素子搭載
部６と直接接続できないため、シリコンの小片からなる
グランド・ダイス９の頭部８と一旦接続するといった極
めてわずられしい作業を伴う。
さらに、サーディツプはこの種の装置パッケージでは、
現在最も安価なパッケージであるが、シール温度が高い
ために前述の欠点の他に金線（Ａｕ線）Ｋよるワイヤー
ボンドができず組立時間がかかること、さらに衝撃に弱
くしばしばパッケージ１　　　　　　がかけｆ″りす机 また、装置の重量が重いため、プリント基板への搭載数
が制限されるなど種々の欠点を有していた。
このような欠点を克服すべく、特願昭５８−１８３０８
５号明細書に記載されているプラスチックモールド型の
ＥＰＲＯＭ装置および特＠　５８−１８３０８６号明細
書に記載されているプラスチックモールド型のＥＰＲＯ
Ｍ装置の製造方法が提案されている。
このうち、前者のＥＰＲＯＭ装置の場合は、リードフレ
ームの素子搭載部にＥ　Ｆ　ＲＯＭチップを着設し、こ
のＥＰＲＯＭチップとリードフレームの端子部とを金属
細線で接続し、サーディツプパッケージでリードフレー
ムの端子部の一部を残して包囲したＢＰ［）Ｍ装置にお
いて、ＥＰＲＯＭチップと金属細線とを収納できる大き
さの開口部を有し、少なくとも底部は紫外線を透過する
材料で構成された有底筐体にＥＰＲＯＭチップと金属細
線とを収納するようにリードフレームを載置し、筐体内
に紫外線透過性樹脂を充填し、有底筐体の底部とリード
フレームの端子部の一部を残して筐体を絶縁性樹脂で包
囲したものである。
また、後者のＥＰＲＯＭ装置の製造方法の場合は、リー
ドフレームの素子数搭載部にＢ　Ｐ　ＲＯＭチップを着
設する工程と、その後ＥＰＲＯＭチップとリードフレー
ムの端子部とを金属細線で接続する工程とを含むＢ　Ｐ
　Ｒ，０Ｍ装置の製造方法において、ＥＰＲＯＭチップ
を収納できる大きさの開口部を有し、少なくとも底部が
紫外ａｔ透過する材料で構成された有底筐体の底部とＥ
ＰＲＯＭチップが対向するように、金属細線を接続した
リードフレームを開口部に載置し、その後有底筐体内に
紫外線を透過する樹脂を注入し、その後樹脂成形型内Ｋ
　リードフレームの端子部の一部が突出し、かつ筐体の
底部外側表面が内壁と密接するように配設し、樹脂成形
型内の残部に絶縁性樹脂を注入するようにしたものであ
る。
（発明が解決しようとする問題点） しかしながら、このプラスチックモールド′ＥＰＦｏＡ
には以下に列挙するような欠点がある。
（１）紫外線透過性の樹脂は密着幅、耐水性が十分でな
く、パッケージとしての耐湿性が必ずしも十分でない。
また、熱応力に対しての強度が十分でなく、温度サイク
ル試験などにおいて、不良が発生することがあった。
（２）樹脂の紫外線透過性は十分でおったが、この樹脂
は高価であり、経済性に問題がち９、樹脂の使用量の削
減が望まれた。
（３）紫外線透過の樹脂は、全体を封止する封止樹脂と
の熱膨張係数に差があり、また、筐体の素材（アルミナ
）との熱膨張係数に差があり、樹脂封止工程において、
紫外線透過の樹脂にクラックが生じることがあった。
（問題を解決するための手段） この発明は、リードフレームと、　　ＥＰＲＯＭチップ
およびこのＥＰＲＯＭチップとリードフレームの端子部
とを接続する金属細線とを収納しかつ少なくとも底部に
紫外線を透過する材料で形成されてリードフレーム上に
載置された有底筺体と、この有底筐体の底部とＥＰＲＯ
Ｍチップの主表面との間に充填された紫外線透過性樹脂
と、ＥＰＲＯＭチップの周辺と有底筐体内に充填され紫
外線透過性樹脂とともに２重充填構造をなす第１の絶縁
性樹脂と、有底筐体の底部とリードフレームの端子部の
一部を残してこの有底筺体を包囲した第２の絶縁性樹脂
とを設けたものである。
（作用） この発明によれば、以上のようＫＥＰＲＯＭ装置を構成
しており、ＢＦＲＯＭチップを紫外線透過性樹脂と第１
の絶縁性樹脂で包囲されているので、外部からの湿気、
不純物イオンなどからＥＰＲＯＭＩ保穫し、信頼性が高
く、しかも第１の絶縁性樹脂は紫外線透過性樹脂ではな
く、従来のごとく、サーディツプ型あるいはセラミック
型のパッケージで構成されたＥ　Ｆ　ＲＯＭに比較して
製造が容易で安価にできるものである。
（実施例） 以下、この発明のＥ　Ｆ　ＲＯＭ装置の実施例について
図面に基づき説明する。第１図はその一実施例の構成を
示す断面図である。この第１図において、１　　　２０
はこの発明のＥＰＲＯＭ装置であり、２１はそのリード
フレームである。リードフレーム２１はチップ搭載部２
１ａおよび配線パターン状をなす複数の端子部２１ｂと
を有する金属板よりなるものである。
チップ搭載部２１　ａ　Ｋ　ＥＰＲＯＭチップ２２が着
設されており、このＥＰＲＯＭテップ２２の表面に形成
された電極とリードフレーム２１の端子部２１ｂとがア
ルミニウムあるいは金などの金属細線２３で接続されて
いる。
この金属細線２３と端子部２１ｂとの接続部の外側のリ
ードフレーム２１の表面上に有底筐体Ｕ（以下、単に筐
体と言う）が位置し、この接続部の外側から８２８０Ｍ
チップ２２および金属細線２３を包囲するように筐体２
４がかぶせられている。
この筐体２４は、ＥＰＲＯＭチップ２２の紫外線照射面
と対向する底部２４ａが紫外線を透過する材料、たとえ
ば石英ガラス、アルミナで構成されていれば、このＦｉ
ＰＲＯＭ装置２０としては満されるが、筐体２４全体全
同一材料たとえばアルミナ、石英ガラス、または紫外線
透過性樹脂で構成した刀が製作は容易である。
さらに、この筺体２４はその内部に８２８０Ｍチップ２
２または、チップ搭載部２１ａと筐体２４の底部２４ａ
の間隙に紫外線透過性樹脂２５が配置されている。紫外
線透過性樹脂２５の周辺およびＥＰＲＯＭチップ２２、
チップ搭載部２１ａの周辺、金属細線２３を絶縁性樹脂
２８によって充填され、２重充填構造によりＥＰ几ＯＭ
チップ２２全外部からの湿気、不純物イオン（電極配線
腐食性イオン）などからＢＦＲＯＭ　？　；プ２２１ｃ
保役している。
したがって、ＥＰＲＯＭチップ２２の紫外線照射面は、
この紫外線透過性樹脂２５で被覆されている。
この紫外線透過性樹脂２５は、筐体２４が有害な外部雰
囲気（機械的応力なども含む）からｍＭチップ２２を保
饅し得るから、最低の条件として紫外線を透過するもの
でおれはよく、たとえば、シリコン系樹脂（東しＪＣＲ
−６１，２２）でよい。
また、筐体２４内に充填された絶縁性樹脂２８は信頼性
的に安定しているシリコン系樹脂（たとえば、東しＪＣ
Ｂ−６１１０）　、エポキシ樹脂がよい。
さらに、このＥＰｆＬＯＭ装置２０は筺体２４の底部２
４ａの外側、つまり筺体外側頂面を除く、この筐体２４
の周囲を包囲する合成樹脂による包囲容器２６を有する
。
この包囲容器２６を構成する第２の絶縁性樹脂（合成樹
脂）は、熱硬化性のエポキシ樹脂（フイラを含有した半
導体成形用）が前記アルミナあるいは、石英ガラスと強
い密着性を呈するので好ましい。
第２図はこの発明のＢＦＲＯＭ装ト“の他の実施例の断
面図である。この第２図に付された符号は、第１図と同
一部分は、同一符号を付すことによル、その説明は割愛
しである。したがって、第１図の実施例と異なる部分に
ついてのみ以下説明する。
この第２図の実施例の筐体２７は端子部２１ｂと接する
開口部をこの外部リードとほぼ平行にかつＥＰＲＯＭチ
ップ２２が搭載されている方向と逆方向に延びたｒＬＪ
字状部２７ａ１にもたせることにより、有害な外部雰囲
気、特に湿気の浸入路、り１シ筺体２７と包囲容器２６
との接触部の距離が増加するから、ＥＰＲＯＭチップ２
２までの湿気の浸入路が長くなり、湿気によるＥＰＲＯ
Ｍチップ２２の特性劣化寿命が延長される。また包囲容
器２６カ）らの筺体２７の抜けが防止できる。
以上説明したように、この発明によれば、ＥＰＲＯＭ装
置２０はＥＰＲＯＭチップ２２の外周を包囲している第
１の絶縁性樹脂２８が、紫外線透過性の樹脂でなく、絶
縁性樹脂によって構成されているため、サーディツプ型
あるいはセラミック型のノ（ツケージで構成された従来
のＥＰＲＯＭ装置に比べ、樹脂自身が極めて安価である
から極めて低価格となる。
さらに、　ＥＰＲＯＭチップ２２を封止するいわゆるシ
ール温度が低温であるから、ＥＰＲＯＭチップ２２に与
える熱ストレスは軽減されるし、特に高速ワイヤボンド
として好適な金属細線２３の使用が可能となる。
すなわち、シール温度が高いサーディツプ型パッケージ
においては、ＥＰＲＯＭチップ２２の表面電極のアルミ
ニウムと金属細線２３とで二元合金が１　　　　　　形
成され、配線抵抗が高くなるといり問題が生じるため、
電極と同種のアルミニウム線を用いて、これを回避して
いたが、この発明は合成樹脂によるシールのため、シー
ル温度が低いので、公金反応が進まない。したがって金
線が使用でき、高速ワイヤリングが実現できる。
さらに、従来のサーディツプ型ＥＰＲＯＭ装置が金ペー
ストと呼ばれるガラスに金が混入したものを、チップ搭
載部２１ａに焼結法により被着しているため、アルミニ
ウム線または金線’を直接接続させると、シール温度（
４８０℃程度の高温）で、ガラス中に含まれた鉛あるい
はその他の物質と曲記金とでアロイ化が進み、やは９配
線抵抗が高くなるという問題が生じていた。したがって
、従来のサーディツプ型ＥＰＲＯＭ装置は、グランド・
ダイスと呼ばれるシリコンＪ・片を金ペーストに接着し
、このシリコン小片にアルミニウム金フラッンユした部
分とＥＰ几ＯＭチップとの電極とをアルミニウム線で接
続して、これを回避していたが、この発明は、金属板を
エツチングあるいは打ち抜き加工しテ配線ハターンにし
た公知のリードフレーム２１のチップ搭載部２１ａと、
外部リードの容器内先端部の金メツキ部分と直接接続で
きるから、グランド・ダイスが不要となり、これを取り
付ける煩わしい作業からも開放される。
また、この発明のＥＰＲ，０Ｍ装置はサーディツプ型あ
るいはセラミック型のパッケージで構成された従来のＥ
ＰＲＯＭ装置に比べ圧倒的に軽量であるため、プリント
基板への実装数の制限が緩和されること、さらに熱硬化
性の硬い樹脂で構成されているため、サーディツプ型の
パッケージのようにカケたりすることがないなど、種々
の多大な利益金生むものである。
さらに、特願昭５８−１８３０８５号１および特願昭５
８−１８３０８６号の各明細書に開示された発明に対し
て、筐体２４．２７内の樹脂を紫外線透過性樹脂２５と
、絶縁性樹脂２８の２重構造としたので、以下に列挙す
るごとき利点が生じる。
（ａ）信頼性が向上した。すなわち、耐湿性、熱応力に
対する安定性が大幅に向上した。従来の紫外線透過性樹
脂は、耐湿性、熱応力に弱いので、この使用量を減らし
、代９に耐湿性、耐熱応力性の樹脂を用いたためである
。
世）経済性が向上した。すなわち、紫外線透過性樹脂は
高価であるので、この使用量全滅らすことによって、代
りに安価な絶縁性樹脂２８′ｆｔ用いたためである。
（Ｃ）製造工程における不良が減少した。すなわち、モ
ールド樹脂封止に際して、紫外線透過性樹脂は熱膨張係
数が大きいので、クラックなどを発生することがあった
が、筐体内を紫外線透過性樹脂２５と絶縁性樹脂２８に
よる２層構造にすることにより、不良発生が減少した。
次に、以上のように構成されたこの発明の班πＮ装置の
製造方法について、第３図（ａ）〜第３図（ｅ）の工程
説明図により述べる。まず、第３図（ａ）に示すように
、リードフレーム２１のチップ搭載部２１ａ上にＥＰＲ
ＯＭチップ２２を搭載してＡｇペーストヲ用いてダイス
ボンドにより接着させ、ＢＰＲＯＭ２２の上面に形成さ
れた電極とリードフレーム２１の端子部２１ｂ間を金属
細線２３でワイヤボンドする。
次いで、第３図（ｂ）に示すように、ＥＰＲＯＭチップ
２２の表面に紫外線透過性樹脂２５ｔ−ボッティングに
より注入し、このポツティング直稜、第３図（Ｃ）に示
すように、アルミナなどによる筐体２４′ｆ：かぶせる
。これにより、紫外線透過性樹脂２５がＥＰＦＬＯＭチ
ップ２２の表面と筐体２４の底部２４ａ間に充填された
状態となシ、この紫外線透過性樹脂２５によυ、ＥＰＲ
ＯＭチップに筐体２４が固定されることＫなる。
次いで、この紫外線透過性樹脂２５を加熱硬化させる。
次いで、第３図（ｄ）に示すように、　ＥＰＲＯＭチッ
プ２２の周囲、金属細線２３、チップ搭載部２１ａの周
辺を埋設するごとくに第１の絶縁性樹脂２８を充填する
。この充填はＥＰＲＯＭ装置２ｏ全体の上下を逆にして
ボッティングにょシ注入する。
次いで、第１の絶縁性樹脂２８を加熱硬化させた後、第
３図（ｅ）　Ｋ示すように、第２の絶縁性樹脂で封止し
て、包囲容器２６を形成する。かくして、！　　　　１
″ＥＫ″″ｂ′″ＥＰＲＯ職”′°が４４計４・（発明
の効果） 以上詳細に説明したように、この発明によれば、リード
フレームのチップ搭載部に載置したＥＰＲＯＭチップの
表面の電極とリードフレームの端子部とを金属細線で接
続した状態で、ＥＰＲＯＭチップの上面と筐体の底部間
に紫外線透過性樹脂を充填させるとともに、このＥＰＲ
ＯＭチップの周囲、チップ搭載部および金属細線を含む
ように第１の絶縁性樹脂ＩＣ筐体内圧充填して筐体内を
紫外線透過性樹脂とともに２重充填構造にしたので、信
頼性と経済性の向上ならびに製造中における不良の発生
率の低下が可能となるものである。
【図面の簡単な説明】
第１図はこの発明のＥＰＲＯＭ装置の一実施例の断面図
、第２１ＰＩはこの発明のＥＰＲＯＭ装置の他の実施例
の断面図、第３図（ａ）ないし第３図（ｅ）はこの発明
のＥＰＲＯＭ装置の製造工程を説明するための図、第４
図は従来のＥＰＲＯＭ装置の斜視図、第５図は第４図の
Ａ−Ａ線の断面図、第６図は第５図の一部の拡大断面図
である。 ２０−ＥＰＲＯＭ装置、２１−・・リート７ｔ／−Ａ、
２１ａ・・・チップ搭載部、２１ｂ・・・端子部、２２
・・・ＥＰＲＯＭチップ、２３・・・金属細線、２４．
２７・・・筐１２４ａ・・・筐体の底部、２５・・・紫
外線透過性樹脂、２６・・・包囲容器、２８・・・絶縁
性樹脂。 特許出願人　沖電気工業株式会社 第１図 第２図 第３図 第４図 第５図 第　６　図

Claims (2)

    【特許請求の範囲】
  1. （１）リードフレームと、ＥＰＲＯＭチップおよびこの
    ＥＰＲＯＭチップとリードフレームの端子部とを接続す
    る金属細線とを収納しかつ少なくとも底部に紫外線を透
    過する材料で形成されて上記リードフレーム上に載置さ
    れた有底筐体と、この有底筐体の底部と上記ＥＰＲＯＭ
    チップの主表面との間に充填された紫外線透過性樹脂と
    、ＥＰＲＯＭチップの周辺と有底筐体内に充填され紫外
    線透過性樹脂とともに２重充填構造をなす第１の絶縁性
    樹脂と、有底筐体の底部とリードフレームの端子部の一
    部を残してこの有底筐体を包囲した第２の絶縁性樹脂と
    よりなるＥＰＲＯＭ装置。
  2. （２）筐体は底部とは反対側の端部がリードフレームと
    平行でかつ筐体の外部にのびるように「Ｌ」字形に形成
    されることを特徴とする特許請求の範囲第１項記載のＥ
    ＰＲＯＭ装置。
JP59171451A 1984-08-20 1984-08-20 Ｅｐｒｏｍ装置 Pending JPS6150351A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59171451A JPS6150351A (ja) 1984-08-20 1984-08-20 Ｅｐｒｏｍ装置
KR1019850005637A KR900007229B1 (ko) 1984-08-20 1985-08-05 에프롬(eprom) 장치
EP85305914A EP0175489B1 (en) 1984-08-20 1985-08-20 An eprom device and method of manufacturing same
DE8585305914T DE3575226D1 (de) 1984-08-20 1985-08-20 Anordnung und verfahren zur herstellung eines eprom.
US07/070,123 US4723156A (en) 1984-08-20 1987-07-06 EPROM device and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171451A JPS6150351A (ja) 1984-08-20 1984-08-20 Ｅｐｒｏｍ装置

Publications (1)

Publication Number Publication Date
JPS6150351A true JPS6150351A (ja) 1986-03-12

Family

ID=15923343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171451A Pending JPS6150351A (ja) 1984-08-20 1984-08-20 Ｅｐｒｏｍ装置

Country Status (5)

Country Link
US (1) US4723156A (ja)
EP (1) EP0175489B1 (ja)
JP (1) JPS6150351A (ja)
KR (1) KR900007229B1 (ja)
DE (1) DE3575226D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
EP0268181B1 (en) * 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
US4939569A (en) * 1989-02-27 1990-07-03 Corning Incorporated Ultraviolet transmitting glasses for EPROM windows
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
FR2667982B1 (fr) * 1990-10-15 1997-07-25 Sgs Thomson Microelectronics Boitier moule de circuit integre a fenetre et procede de moulage.
US5196919A (en) * 1990-12-07 1993-03-23 Kyocera America, Inc. Use of a contamination shield during the manufacture of semiconductor packages
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
US5410181A (en) * 1994-06-20 1995-04-25 Motorola, Inc. Assembly for mounting an electronic device having an optically erasable surface
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
JPH1197656A (ja) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
DE19958229B4 (de) * 1998-12-09 2007-05-31 Fuji Electric Co., Ltd., Kawasaki Optisches Halbleiter-Sensorbauelement
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US9099391B2 (en) * 2013-03-14 2015-08-04 Infineon Technologies Austria Ag Semiconductor package with top-side insulation layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015152B2 (ja) * 1980-01-09 1985-04-17 株式会社日立製作所 樹脂封止半導体メモリ装置
JPS56137660A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS5759364A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Semiconductor device
JPS5895844A (ja) * 1981-12-01 1983-06-07 Toshiba Corp 半導体装置
JPS58106851A (ja) * 1981-12-18 1983-06-25 Nec Corp 半導体装置
JPS58140250A (ja) * 1982-02-16 1983-08-19 東レ株式会社 成形用複合フイルム
JPS58207656A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 樹脂封止型半導体装置およびその製造方法
JPS60117696A (ja) * 1983-11-30 1985-06-25 沖電気工業株式会社 Ｅｐｒｏｍの実装構造

Also Published As

Publication number Publication date
KR900007229B1 (ko) 1990-10-05
EP0175489A2 (en) 1986-03-26
KR860002142A (ko) 1986-03-26
US4723156A (en) 1988-02-02
EP0175489A3 (en) 1987-08-19
EP0175489B1 (en) 1990-01-03
DE3575226D1 (de) 1990-02-08

Similar Documents

Publication Publication Date Title
JPS6150351A (ja) Ｅｐｒｏｍ装置
KR950013744B1 (ko) 인쇄회로장치
KR900007228B1 (ko) 에프롬(EPROM ; Erasable Programmable Read Only Memory) 장치
US4769272A (en) Ceramic lid hermetic seal package structure
US4699682A (en) Surface acoustic wave device sealing method
EP0089044B1 (en) A semiconductor device having a container sealed with a solder of low melting point
EP0658935A2 (en) Resin sealing type semiconductor device and method of making the same
KR100559062B1 (ko) 반도체소자및그제조방법
US6461893B2 (en) Method for manufacturing an electronic device
US6815808B2 (en) Hollow airtight semiconductor device package
JP7131436B2 (ja) 半導体装置及びその製造方法
EP0275122B1 (en) Chip package transmissive to ultraviolet light
JPS61147555A (ja) 半導体装置
JPH06224318A (ja) 半導体装置
JPS6150352A (ja) 半導体装置
KR100618540B1 (ko) 금속덮개 봉지형 반도체 칩 패키지 제조 방법
KR920010849B1 (ko) Eprom장치의 제조 방법
JPH0312467B2 (ja)
JPS6076151A (ja) Ｅｐｒｏｍ装置
JPS63122250A (ja) 半導体装置
JPH0969591A (ja) 半導体装置及びその製造方法
JPS6076152A (ja) Ｅｐｒｏｍ装置の製造方法
JPH03169057A (ja) 半導体装置
JPH0321090B2 (ja)
JPS61271860A (ja) Ｅｐｒｏｍ装置