JPS6076151A - Ｅｐｒｏｍ装置 - Google Patents
Ｅｐｒｏｍ装置Info
- Publication number
- JPS6076151A JPS6076151A JP18308583A JP18308583A JPS6076151A JP S6076151 A JPS6076151 A JP S6076151A JP 18308583 A JP18308583 A JP 18308583A JP 18308583 A JP18308583 A JP 18308583A JP S6076151 A JPS6076151 A JP S6076151A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- chip
- box body
- ultraviolet
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は紫外線消去形プログラマブル・リード・オンリ
・メモリ装置（ＥＰＲＯＭ装置）に関するものである。
・メモリ装置（ＥＰＲＯＭ装置）に関するものである。
（従来技術）
ｇｔ図は従来のサーディツプパッケージ（以下単にパッ
ケージという）構造のＥＰＲＯＭ装置の斜視図であシ、
第２図は第１図のＡ−Ａ’線切断面図である。また、第
３図は第２図の部分拡大図である。
ケージという）構造のＥＰＲＯＭ装置の斜視図であシ、
第２図は第１図のＡ−Ａ’線切断面図である。また、第
３図は第２図の部分拡大図である。
サーディツプヘッダ（以下ヘッダという）１は基材２と
リード３と低融点ガラス４で構成されている。サーディ
ツプキャップ（以下キャッジという）５は基材２と低融
点ガラス４で構成されている。前記基材２は通常アルミ
ナ（Ａｔ２０３）で作られている。ヘッダ１の素子搭載
部６にメモリ素子７と頭部８がアルミニウム蒸着された
グランド・ダイス９とをグイボンディングし、アルミニ
ウムなどの金属細線１０でワイヤーポンド後、ヘッダ１
の上にキヤ、ゾ５をのせて、低融点がラス４の融点、例
えば４００〜５００℃に設定したシール炉の中をベルト
に乗せて低融点ガラス４を溶解させてパッケージを封止
してＥＰＲＯＭ装置を完成した。
リード３と低融点ガラス４で構成されている。サーディ
ツプキャップ（以下キャッジという）５は基材２と低融
点ガラス４で構成されている。前記基材２は通常アルミ
ナ（Ａｔ２０３）で作られている。ヘッダ１の素子搭載
部６にメモリ素子７と頭部８がアルミニウム蒸着された
グランド・ダイス９とをグイボンディングし、アルミニ
ウムなどの金属細線１０でワイヤーポンド後、ヘッダ１
の上にキヤ、ゾ５をのせて、低融点がラス４の融点、例
えば４００〜５００℃に設定したシール炉の中をベルト
に乗せて低融点ガラス４を溶解させてパッケージを封止
してＥＰＲＯＭ装置を完成した。
このような従来の組立法はシール温度が高温でおるため
、メモリ素子２の接地電極パッド１２と、素子搭載部６
を経由してメモリ素子７６基板とを電気的に接続するア
ルミニウム細線１０は金ペーストが焼結された前記素子
搭載部６と直接接続できないため、シリコンの小片から
なるグランド・ダイス９の頭部８と一担接続するといっ
た極めてわずられしい作業を伴う。さらにサーデイツプ
はこの種の装置パッケージでは現在量も安価なパッケー
ジであるが、シール温度が高いために前述の欠点の他に
金線（Ａｕ線）によるワイヤー？ンドができず組立時間
がかかること、さらに衝撃に弱くしばしば・ぐッケージ
がかけたシする。また、装置の重量が重いため、プリン
ト基板への搭載数力；制限されるなど種々の欠点を有し
ていた。
、メモリ素子２の接地電極パッド１２と、素子搭載部６
を経由してメモリ素子７６基板とを電気的に接続するア
ルミニウム細線１０は金ペーストが焼結された前記素子
搭載部６と直接接続できないため、シリコンの小片から
なるグランド・ダイス９の頭部８と一担接続するといっ
た極めてわずられしい作業を伴う。さらにサーデイツプ
はこの種の装置パッケージでは現在量も安価なパッケー
ジであるが、シール温度が高いために前述の欠点の他に
金線（Ａｕ線）によるワイヤー？ンドができず組立時間
がかかること、さらに衝撃に弱くしばしば・ぐッケージ
がかけたシする。また、装置の重量が重いため、プリン
ト基板への搭載数力；制限されるなど種々の欠点を有し
ていた。
（発明の目的）
本発明の目的は安価で軽く、しかも製造の容易なＥＰＲ
ＯＭ装置を提供することにある。
ＯＭ装置を提供することにある。
（発明の構成）
本発明はリードフレームの素子搭載部にＥＰＲＯＭチッ
プを着設し、該ＢＰＩＩＬＯＭチップと前記リードフレ
ームの端子部とを金属細線で接続し、サーデイッノパッ
ケージで、前記リードフレームの端子部の一部を残して
包囲したＥＰＲＯＭ装置において、前記ＥＰＩｔＯＭチ
ップと前記金属細線とを収納できる大きさの開口部を有
し、少なくとも底部は紫外線を透過する材料で構成され
た有底筐体に前記ＥＰＲＯＭチップと前記金属細線とを
収納するように前記１ノードフレームを載置し、前記筐
体内に紫外線透過性樹脂を充填し、前記有底筐体の底部
及び１ノードフレームの端子部の一部を残して前記筐体
を絶縁性樹脂で包囲したことを特徴とするＥＰＲＯＭ装
置にある。
プを着設し、該ＢＰＩＩＬＯＭチップと前記リードフレ
ームの端子部とを金属細線で接続し、サーデイッノパッ
ケージで、前記リードフレームの端子部の一部を残して
包囲したＥＰＲＯＭ装置において、前記ＥＰＩｔＯＭチ
ップと前記金属細線とを収納できる大きさの開口部を有
し、少なくとも底部は紫外線を透過する材料で構成され
た有底筐体に前記ＥＰＲＯＭチップと前記金属細線とを
収納するように前記１ノードフレームを載置し、前記筐
体内に紫外線透過性樹脂を充填し、前記有底筐体の底部
及び１ノードフレームの端子部の一部を残して前記筐体
を絶縁性樹脂で包囲したことを特徴とするＥＰＲＯＭ装
置にある。
（実施例）
一部４図は本発明の一実施例装置の断面図を示すもので
ある。このＥＰＲＯＭ装置２０は、チップ搭載部２１ａ
および配線ツクターン状を成す複数の端子部２１ｂとを
有する金属板よシ成るリードフレーム２ノの前記チップ
搭載部２１ｅ、に着設されたＥＰＲＯＭチップ２２と、
このチッｆ２２の表面に形成された電極と前記端子部２
１ｂとを接続しているアルミニウムあるいは金などの金
属細線２３と、この金属細線２３と前記端子部２１ｂと
の接続部の外側の前記リードフレーム２１表面上に位置
し、前記接続部の外側から前記ＥＰＲＯＭチップ２２及
び前記金属細線２３を包囲する様にかぶせられた筐体２
４を有している。この筐体２４は、前記ＥＰＲＯＭチッ
プ２２の紫外線照射面と対向する底部２４ａが紫外線を
透過する材料例えば石英ガラス、アルミナで構成されて
いれば、このＥＰＲＯＭ装置２０としては満されるが、
筐体２４全体を同−利料で構成した方が製作は容易であ
る。さらにこの筐体２４はその内部に紫外線透過性樹脂
２５が充填され、もって前記ＥＰＲＯＭチップの紫外線
照射面は、この紫外線透過性樹脂２５で被覆されている
。
ある。このＥＰＲＯＭ装置２０は、チップ搭載部２１ａ
および配線ツクターン状を成す複数の端子部２１ｂとを
有する金属板よシ成るリードフレーム２ノの前記チップ
搭載部２１ｅ、に着設されたＥＰＲＯＭチップ２２と、
このチッｆ２２の表面に形成された電極と前記端子部２
１ｂとを接続しているアルミニウムあるいは金などの金
属細線２３と、この金属細線２３と前記端子部２１ｂと
の接続部の外側の前記リードフレーム２１表面上に位置
し、前記接続部の外側から前記ＥＰＲＯＭチップ２２及
び前記金属細線２３を包囲する様にかぶせられた筐体２
４を有している。この筐体２４は、前記ＥＰＲＯＭチッ
プ２２の紫外線照射面と対向する底部２４ａが紫外線を
透過する材料例えば石英ガラス、アルミナで構成されて
いれば、このＥＰＲＯＭ装置２０としては満されるが、
筐体２４全体を同−利料で構成した方が製作は容易であ
る。さらにこの筐体２４はその内部に紫外線透過性樹脂
２５が充填され、もって前記ＥＰＲＯＭチップの紫外線
照射面は、この紫外線透過性樹脂２５で被覆されている
。
この樹脂２５は、筐体２４が有害な外部雰囲気（機械的
応力等も含む）からＥＰＲＯＭチップ２２を保獲し得る
から、最低の条件として紫外線を透過するものであれば
良く、例えばシリコン系樹脂で良い。さらにこのＥＰＲ
ＯＭ装置２０は、前記筐体２４の底部２４ａの外側、つ
まり筐体外側頂面を除く、この筐体２４の周囲を包囲す
る合成樹脂による包゛囲容器２６を有する。この包囲容
器２６を構成する合成樹脂は、熱硬化性のエポキシ樹脂
が前記アルミナあるいは石英ガラスと強い密着性を呈す
るので好ましい。
応力等も含む）からＥＰＲＯＭチップ２２を保獲し得る
から、最低の条件として紫外線を透過するものであれば
良く、例えばシリコン系樹脂で良い。さらにこのＥＰＲ
ＯＭ装置２０は、前記筐体２４の底部２４ａの外側、つ
まり筐体外側頂面を除く、この筐体２４の周囲を包囲す
る合成樹脂による包゛囲容器２６を有する。この包囲容
器２６を構成する合成樹脂は、熱硬化性のエポキシ樹脂
が前記アルミナあるいは石英ガラスと強い密着性を呈す
るので好ましい。
第５図は本発明の他の実施例装置の断面図を示すもので
ある。第５図に付された符号は、第４図と同一部分は同
一符号を付すことによシ、その説明は割愛しである。従
って第４図の実施例と異なる部分についてのみ以下説明
すると、この実施例の筐体２２は、ＥＰＲＯＭチップの
紫外線照射面と対向する底部２７ｍの端部２７ｂが中央
部２７ｃよ９低くなる様な傾斜部を有し、この傾斜部は
、樹脂包囲体２６を成すエポキシ樹脂で埋められ、もっ
て、中央部２７ｃと同一平面となっている。この結果、
筐体２７は、樹脂包囲体２６から飛び出すことなく、し
っかシとはめこまれた恰好となる。
ある。第５図に付された符号は、第４図と同一部分は同
一符号を付すことによシ、その説明は割愛しである。従
って第４図の実施例と異なる部分についてのみ以下説明
すると、この実施例の筐体２２は、ＥＰＲＯＭチップの
紫外線照射面と対向する底部２７ｍの端部２７ｂが中央
部２７ｃよ９低くなる様な傾斜部を有し、この傾斜部は
、樹脂包囲体２６を成すエポキシ樹脂で埋められ、もっ
て、中央部２７ｃと同一平面となっている。この結果、
筐体２７は、樹脂包囲体２６から飛び出すことなく、し
っかシとはめこまれた恰好となる。
さらに有害な外部雰囲気、特に湿気の浸入路、っまりｌ
ｉ体２体表７脂包囲体２６との接触部の距離が増加する
から、ＥＰＲＯＭチップ２２までの湿黴の浸入路が長く
なり、湿気によるＥＰＲＯＭチップ２２の特性劣化寿命
が延長される。 ゛ また、第５図の実施例の筺体２７の加工が煩わしければ
、第６図に他の実施例として示すように。
ｉ体２体表７脂包囲体２６との接触部の距離が増加する
から、ＥＰＲＯＭチップ２２までの湿黴の浸入路が長く
なり、湿気によるＥＰＲＯＭチップ２２の特性劣化寿命
が延長される。 ゛ また、第５図の実施例の筺体２７の加工が煩わしければ
、第６図に他の実施例として示すように。
筐体２８が端子部２１ｂと接する開口端部をこの外部リ
ードとほぼ平行に且っＥＰＲＯＭチップ２２が搭載され
ている方向と逆方向に延びたＬ字状部２８ｇをもたせる
ことにより、第５図実施例と同゛様な効果、即ち湿気の
浸入路の延長と、樹脂包囲体２６からの筐体２８の抜け
が防止でさる。
ードとほぼ平行に且っＥＰＲＯＭチップ２２が搭載され
ている方向と逆方向に延びたＬ字状部２８ｇをもたせる
ことにより、第５図実施例と同゛様な効果、即ち湿気の
浸入路の延長と、樹脂包囲体２６からの筐体２８の抜け
が防止でさる。
（発明の効果）
以上詳細に説明した様に本発明のＥＰＲＯＭ装置は、Ｅ
ＰＲＯＭチッゾー外周を包囲している包囲体が、はとん
ど合成樹脂によって構成されているため、サーディツプ
型あるいはセラミ、り型の・ぐ、ケージで構成された従
来のＥＰＲＯＭ装置に比べ、主たる包囲体相打である樹
脂自身が極めて安価であるから得られた本発明ＥＰＲＯ
Ｍ装置は極めて低価格となる。
ＰＲＯＭチッゾー外周を包囲している包囲体が、はとん
ど合成樹脂によって構成されているため、サーディツプ
型あるいはセラミ、り型の・ぐ、ケージで構成された従
来のＥＰＲＯＭ装置に比べ、主たる包囲体相打である樹
脂自身が極めて安価であるから得られた本発明ＥＰＲＯ
Ｍ装置は極めて低価格となる。
トレスは軽減されるし、特に高速ワイヤボンドとして好
適な金線の使用が可能となる。すなわち、ア シール温度が高いサーディッナ型パッケージにおいてを
よ、ＥＰＲＯＭチップ表面電極のアルミニウムと金線と
で二元合金が形成され、配線抵抗が高くなるという問題
が生じるため、電極と同種のアルミニウム線を用いて、
これを回避していたが、本発明装置は合成樹脂によるシ
ールのため、シール温度が低いので、合金反応が進まな
い。従って金線が朗用でき、高速ワイヤリングが実現で
きる。さらに従来のサーディツプ型ＥＰＲＯＭ装置が金
ペーストと呼ばれるガラスに金が混入したものをチップ
搭載部に焼結法によシ被着しているため、アルミニウム
線又は金線を直接接続させると、シール温度（４８０℃
程度の高温）で、ガラス中に含まれた鉛あるいはその他
の物質と前記金とでアロイ化が進みやはり配線抵抗が高
くなるという問題が生じていた。したがって従来のサー
ブ１ツデ型ＥＰＲＯＭ装置は、グランド・ダイスと呼ば
れるシリコン小片を金ペーストに接着し、このシリコン
小片にアルミニウムをフラッシュした部分とＥＰＲＯＭ
チップとの電極とをアルミニウム線で接続して、これを
回避していたが、本発明の装置は、金属板を、エツチン
グ或は打抜き加工して配線パターン状にした公知のリー
ドフレームのナツプ搭載部及び外部リードの容器内先端
部の金メツキ部分と直接接続できるからグランド・ダイ
スが不要となシ、これを数句ける煩わしい作業からも開
放される。
適な金線の使用が可能となる。すなわち、ア シール温度が高いサーディッナ型パッケージにおいてを
よ、ＥＰＲＯＭチップ表面電極のアルミニウムと金線と
で二元合金が形成され、配線抵抗が高くなるという問題
が生じるため、電極と同種のアルミニウム線を用いて、
これを回避していたが、本発明装置は合成樹脂によるシ
ールのため、シール温度が低いので、合金反応が進まな
い。従って金線が朗用でき、高速ワイヤリングが実現で
きる。さらに従来のサーディツプ型ＥＰＲＯＭ装置が金
ペーストと呼ばれるガラスに金が混入したものをチップ
搭載部に焼結法によシ被着しているため、アルミニウム
線又は金線を直接接続させると、シール温度（４８０℃
程度の高温）で、ガラス中に含まれた鉛あるいはその他
の物質と前記金とでアロイ化が進みやはり配線抵抗が高
くなるという問題が生じていた。したがって従来のサー
ブ１ツデ型ＥＰＲＯＭ装置は、グランド・ダイスと呼ば
れるシリコン小片を金ペーストに接着し、このシリコン
小片にアルミニウムをフラッシュした部分とＥＰＲＯＭ
チップとの電極とをアルミニウム線で接続して、これを
回避していたが、本発明の装置は、金属板を、エツチン
グ或は打抜き加工して配線パターン状にした公知のリー
ドフレームのナツプ搭載部及び外部リードの容器内先端
部の金メツキ部分と直接接続できるからグランド・ダイ
スが不要となシ、これを数句ける煩わしい作業からも開
放される。
また、本発明のＥＰＲＯＭ装置はサーディツプ型或はセ
ラミック型のパッケージで構成された従来のＥＰＲＯＭ
装置に比べ圧倒的に軽量であるため、プリント基板への
実装数の制限が緩和される事、さらに熱硬化性の硬い樹
脂で第１々成されているため、サーディツプ型のパッケ
ージの様にカケたりすることがない等、種々の多大な利
益を生むものである。
ラミック型のパッケージで構成された従来のＥＰＲＯＭ
装置に比べ圧倒的に軽量であるため、プリント基板への
実装数の制限が緩和される事、さらに熱硬化性の硬い樹
脂で第１々成されているため、サーディツプ型のパッケ
ージの様にカケたりすることがない等、種々の多大な利
益を生むものである。
第１図は従来のＥＰＲＯＭ装置、特にサーディッゾ型Ｅ
ＰｌｔＯＭ装置の斜視図、第２図はめ１図のＡ −Ａ’
線切断面図、第３図は第２図の一部拡大断面図、第４図
は本発明にＥＰＲＯＭ装置の一実施例の断面図、第５図
及び第６図は本発明のＥＰＲＯＭ装置の他の実施例断面
図である。 ２ノ・・・リードフレーム、２１ａ・・・チップ搭載部
、２１ｂ・・・端子部、２２・・・ＥＰＲＯＭチップ、
２３・・・全屈細線、２４．２７．２８・・・筐体、２
６・・・樹脂包囲体、２７ａ・・・筐体の底部、２７ｂ
・・・筐体の底部の端部、２７ｃ・・・筐体の底部の中
央部、２８ａ・・・筐体の開口部のＬ字状部。 特許出願人 沖電気工業株式会社 第５図 第６図
ＰｌｔＯＭ装置の斜視図、第２図はめ１図のＡ −Ａ’
線切断面図、第３図は第２図の一部拡大断面図、第４図
は本発明にＥＰＲＯＭ装置の一実施例の断面図、第５図
及び第６図は本発明のＥＰＲＯＭ装置の他の実施例断面
図である。 ２ノ・・・リードフレーム、２１ａ・・・チップ搭載部
、２１ｂ・・・端子部、２２・・・ＥＰＲＯＭチップ、
２３・・・全屈細線、２４．２７．２８・・・筐体、２
６・・・樹脂包囲体、２７ａ・・・筐体の底部、２７ｂ
・・・筐体の底部の端部、２７ｃ・・・筐体の底部の中
央部、２８ａ・・・筐体の開口部のＬ字状部。 特許出願人 沖電気工業株式会社 第５図 第６図
Claims (1)
- 【特許請求の範囲】 Ｑ） ＩＪ−ドフレームの素子搭載部にＥＰＲＯＭチッ
プを着設し、該ＥＰＲＯＭチップと前記リードフレーム
の端子部とを金属細線で接続し、サーディツプパッケー
ジで前記リードフレームの端子部の一部を残して包囲し
たＥＰＲＯＭ装置において、前記ＥＰＲＯＭチップと前
記金属細線とを収納できる大きさの開口部を有し、少な
くとも底部は紫外線を透過する利料で構成された有底筐
体に前記ＥＰＲＯＭチップと前記金属細線とを収納する
ように前記リードフレームを載置し、前記筐体内に紫外
線透過性樹脂を充填し、前記有底筐体の底部及びリード
フレームの端子部の一部を残して前記筐体を絶縁性樹脂
で包囲したことを特徴とするＥＰＲＯＭ装置。 （２）前記筐体の底部の端部は中央部よシ低くなる傾斜
面を有することを特徴とする特許請求の範囲第１項記載
のＥＰＲＯＭ装置。 （３） 前記筐体の開口部の端部が前記リードフレーム
と平行で、しかも前記筐体の外部へ延びるようにＬ字型
に形成されたことを特徴とする特許請求の範囲第１項記
載のＥＰＲＯＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18308583A JPS6076151A (ja) | 1983-10-03 | 1983-10-03 | Ｅｐｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18308583A JPS6076151A (ja) | 1983-10-03 | 1983-10-03 | Ｅｐｒｏｍ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076151A true JPS6076151A (ja) | 1985-04-30 |
Family
ID=16129495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18308583A Pending JPS6076151A (ja) | 1983-10-03 | 1983-10-03 | Ｅｐｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076151A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4766480A (en) * | 1985-05-16 | 1988-08-23 | Mips Co., Ltd. | Integrated circuit card having memory errasable with ultraviolet ray |
| US4794243A (en) * | 1985-03-16 | 1988-12-27 | Mips Co., Ltd. | Integrated circuit card with increased number of connecting terminals |
| JP2001185657A (ja) * | 1999-12-10 | 2001-07-06 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
-
1983
- 1983-10-03 JP JP18308583A patent/JPS6076151A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794243A (en) * | 1985-03-16 | 1988-12-27 | Mips Co., Ltd. | Integrated circuit card with increased number of connecting terminals |
| US4766480A (en) * | 1985-05-16 | 1988-08-23 | Mips Co., Ltd. | Integrated circuit card having memory errasable with ultraviolet ray |
| JP2001185657A (ja) * | 1999-12-10 | 2001-07-06 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423468A (en) | Dual electronic component assembly | |
| US6114635A (en) | Chip-scale electronic component package | |
| US4420652A (en) | Hermetically sealed package | |
| US3760090A (en) | Electronic circuit package and method for making same | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| KR900007229B1 (ko) | 에프롬(eprom) 장치 | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| JPS6076151A (ja) | Ｅｐｒｏｍ装置 | |
| JPH0621257A (ja) | 半導体装置、ｃｏｂ基板、ｔａｂ基板及びリードフレーム | |
| EP0275122B1 (en) | Chip package transmissive to ultraviolet light | |
| GB2046024A (en) | Circuit assembly | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| US5285012A (en) | Low noise integrated circuit package | |
| JPS6083351A (ja) | Ｅｐｒｏｍ装置 | |
| JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
| JPS60254755A (ja) | 半導体装置用パツケ−ジ | |
| JPS6321860A (ja) | 半導体装置 | |
| JPS61271860A (ja) | Ｅｐｒｏｍ装置 | |
| JPH0752760B2 (ja) | 半導体装置用パッケ−ジ | |
| JP3440136B2 (ja) | 集合電子部品 | |
| JPS63288034A (ja) | 半導体装置 | |
| JPH05160328A (ja) | 半導体装置 | |
| JPS649734B2 (ja) | ||
| JPH04369250A (ja) | 半導体素子の実装構造 | |
| JPS61115339A (ja) | Ｅｐｒｏｍ装置 |