JPS6321860A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置のパッケージの構造とその実装構
造に関するもので、例えは光消去形半導体記・填装置に
利用して特に有効な技術に関するものである。

（従来の技術） 半導体装置として、例えばメモリセルに紫外線を照射す
ることにより、既に書き込まれた記庶情報を消去でき、
再び書込みか可能な光消去形半導体記１［装置（ＥＰＲ
ＯＨ：　Ｅｒａｓａｂｌｅ　ａｎｄ　Ｐｒｏｇｒａｍｍ
ａｂｌｅＲｅａｄ、−ｏｎｌｙ　ｔ（ｅｍｏｒｙ）は、
電子計算数や制御機器等の各種電子別器の固定メモリと
して広く用いられている。このＥＰＲＯ）Ｉ装置は、情
報を書き直す際に容易に着脱できるように、制御用或は
駆動用集積回路と共にプリント配線板に実装されること
か多い。

一方、現在の各種電子搬器において、小型軽量化か要求
されるものについては、チップオンホード（ＣＯＢ　：
　Ｃｈｉｐ　ｏｎ　Ｂｏａｒｄ）と称すレル実装技法カ
用いられている。これは、プリント配線板に半導体集積
回路素子を直接搭載し、所要の配線後、その証腺部分を
含む前記素子を合成樹脂により封止するもので、これに
より極めて小型軽量化が達成されている。

然るに、メモリセルに紫外線を照射することを必須要件
とするＥＰＲＯＭ装置におっては、紫外線照射窓を有す
るサーディツプ（Ｃｅｒ−ＤＩＰ　：　Ｃｅｒ　−Ｄｕ
ａｌ　ｉｎ　Ｌｉｎｅ　Ｐａｃｋａｇｅ）形パッケージ
にＥＰＲＯＨ素子を粗み込み、これをプリント配線板に
実装するという方法が一般に採られている。

従来、このような分野の技術としては、例えば第２図に
示されるものがおった。以下、その構成を図を用いて説
明する。

第２図は従来のＥＰＲＯ）ｌ装置の−、構成例を示す断
面図である。図において、１はサーディツプ形パッケー
ジ本体であり、このパッケージ本体１は、ヘッダ部２と
キＶツブ部３により構成されている。

・′＼ツダ部２は、底部を成すセラミック基板２−１と
、このセラミック基板２−１上の中央部を除く箇所に設
けられた低融点カラス２−２と、この低融点カラス２−
２に接着されて固定されたり−１へ２−３Ｉこよって構
成されているっ前記キャップ部３は、セラミック基板３
−１と、このセラミック群板３−１に設けられた紫外線
透過カラス等から成る紫外線透過窓３−２と、この紫外
線透過窓３−２周囲の前記セラミック基板３−１の下面
に設けられた低融点カラス３−３により構成されている
。前記セラミック基板２−１　、３−１は、通常アルミ
ナ（ＩＩＪ）　２０３）で構成されることか多い。

上記の、構成からなるパッケージ本体１の内部は中空部
４を形成し、この中空部４のセラミック基板２−１上に
は素子搭載部５が固着されている。素子搭載部５は、ガ
ラスに金均を多量に混入させて成る金ペーストを焼結し
て形成されたもので必り、その上面にはＥＰＲＯ）ｌ素
子６と、頭部７にアルミニウム（八ｇ）か蒸着されたシ
リコン小片から成るグランドダイス８とが固着されてい
る。ＥＰＲＯＩ−１素子６は、紫外線被照射面を前記紫
外線透過窓３−２に対向させて設けられており、その耐
電極と前記リード２−３の内方端とは、Ａ、２の金属細
線９によって接続されている。また、ＥＰＲＯＨ素子６
上の八ｇの接地電極１０はＡ、Ｑの金属細線１１により
前記グラン１ヘダイス８の頭部７に接続されている。こ
の接地電極１０とグランドダイス８との接続は、ＥＰＲ
ＯＭ素子６かその基板を接地電位とする必要上から行う
もので、これにより接地電極１０は金属細線１１、グラ
ンドダイス８および素子搭載部５を経てＥＰＲＯＩ−１
素子６の基板に電気的に接続されている。

このようにグランドダイス８を介した複雑な接続を行う
のは、直接Ａ、Ｑの金属細線１１と金ペーストから成る
素子搭載部５とを接続すると、高温下にあけるパッケー
ジ本体１の密封工程時に両省が合金反応を起こすおそれ
がおるためでおる。

このように中空部４にＥＰＲＯＭ素子６等を搭載したＥ
ＰＲＯＭ　ｇ置は、プリント配線板１２のスルーホール
１３に前記リート２−３を挿通させて、はんだにより固
定される。このスルーホール１３はプリント配線板１２
上に形成された導電性配線パータン１４（こ接続されて
所定の回路を構成し、プリント配線板１２の端部に設け
られた図示しない雌形コネクタ部から図示しない他の回
路の雌形コネクタ部へと接続される。

以上のように構成されるＥＰＲＯ）！装置の製造は、次
のように行われる。先ず、パッケージ本体１のヘッダ部
２に素子搭載部５およびＥＰＲＯ）素子６等を順次固着
して、ワイヤホンデインクにより所定の配線を行う。次
に、ヘッダ部２の上にキャップ部３を搭載して、それぞ
れの低融点カラス２−２゜３−３の融点、例えば４００
〜５００　’Ｃに設定されたシール炉の中をベルトに乗
せて通す。シール炉内で表面が溶融した低融点ガラス２
−２　、３−３はパッケージ本体１を密封し、内部のＥ
ＰＲＯ１１素子６等の封止が成される。

（発明が解決しようとする問題点） しかしながら、上記構成のサーディツプ形パッケージの
半導体装置においては、次のような問題点かあった。

（１）サーディツプ形パッケージは、低融点カラス２−
２　、３−３を溶融して封止を行うために、４００〜５
００　’Ｃの高温のシール炉内に入れられる。このとき
、パッケージ内部も高温に晒されるので、ＥＰＲＯＭ素
子６のＡ、Ｑ電極とＡ、Ｑか蒸着されたり一１＝’　２
−３の内方端とを接、涜する金属細線９は同種金属とし
ないと、その接続部に合金反応を生じ、配線抵抗の増ｂ
０を来たしたり、断線し易くなる。これを避けるために
は、八ρの金属細線９を使わざる得す、高速ワイヤリン
グ可能な金細線によるワイヤホンディングかできないの
で、ホンディング工程の作業能率が向上しない。

（２）上記と同様に高温下における合金反応を避けるた
めに、ＥＰＲＯＭ素子６のＡＮ接地電極１０と金ペース
トからなる素子搭載部５とを直接耐金属細線１１で結ぶ
ことができない。したがって頭部７にＡＮを蒸着したシ
リコン小片のグランドダイス８を介して接続するという
煩雑な作業か必要となり、この作業に時間を要する。

（３）サーディツプ形パッケージ本体１は、セラミック
基板２−１　、３−１および低融点カラス２−２゜３−
３により構成ご１でいるので、装置重量か事くなり、プ
リント配線板１２への搭載数か制限されるという不具合
を生じる。

（４）サーディツプ形パッケージは衝撃に弱く、７パ′
ッケージが壊れるおそれか必るっ （５）構成部材の単価が高い上に、製造工程において多
くの工数を費すのて、製ｊ貴コストが高くなる。

本発明は、前記従来技術がもっていた問題点として、高
温下における合金反応を回避するために作業効率が上が
らない点、装置重量か重い点、衝撃に弱く壊れるおそれ
がおる点、および製造コストか高い点について解決した
半導体装置を提供するものである。

（問題点を解決するための手段） 本発明は、前記問題点を解決するために半導体装置を、
半導体素子を収容しうる大きざの開口端をもった収容部
とその開口端の外方向に延設された固定部とを有するパ
ッケージと、前記収容部の内面および前記固定部の底面
に設けられた複数のリードと、前記収容部内に収容され
前記リードと接続された半導体素子と、前記収容部内に
充填され前記半導体素子を封止する樹脂部材とで構成し
たものである。

（作　用） 本発明によれば、以上のように半導体装置を構成したの
で、半導体素子を収容しうる大きさの開口端をもった収
容部と開口端の外方向に延設された固定部から成るパッ
ケージと封止用の樹脂部材とは、高温下の封止を不要と
する＠きをする上に、その構造が簡単なので、金細線に
よる高速ワイヤボンディングを可能とし、グランドダイ
スの装着を不要とするばかりか、その製ｊＷをも容易に
するので、作業効率を飛躍的に向上させる動きをする。

また、上記パッケージと樹脂部材の組み合わせは、部材
重量か軽い上に装置を薄く構成することを可能とするの
で、装置を軽量小型化させると同時に、衝撃に対する強
度を増大させるＩｆ、’Ｊきをする。ざらに、上記の組
み合わぜから成る。構成部材は、単価が安い上に組み立
て作業を容易とするので、製造コストを下げる働きをす
る。したかって、前記問題点を除去てぎるので必る。

（実施例） 第１図は本発明の半導体装置における第１の実施例を示
すＥＰＲＯＨ装置の断面図でおる。

図において、２０はバック−−シ本体ており、このパッ
ケージ本体２０は紫外線透過［生の合成樹脂、石英、ア
ルミナまたは絶縁処理した金属板等から成るもので、半
導体素子およびその接続部を収゛答しうる大きざの開口
端２０−１をもった凹状の収容部２０−２と、この収容
部２０−２の開口端２０−１の外方向に延設された固定
部２ｏ−３とで、＠成されている。収容部２０−２の中
央部？１を除く内面および固定部２０−３の底面には、
リソグラフィ技術等による導電性配線パターンから成る
複数のり−ド２２が形成されている。この複数のり一ド
２２にあける半導体素子接続用の内方端部２２−１ｆｆ
ｊよび外部接続用の外方端部２２−２を除く部分には、
それらの１ノート２２を絶縁保護するために、エポキシ
樹脂等から成るソルダーレジスト？３が施されている。

前記リード２２の内方端部２２−１には、ハンプ２４を
主表面に形成したＥＰＲＯ）ｌ素子２５が接続されてい
る。このＥＰＲＯＭ素子２５が収められた前記収容部２
０−２の内部は、ＥＰＲＯＭ素子２５を外部環境および
骸械的外力から保護するために、紫外線透過性１個脂か
らなる１樹脂部材２Ｇが充填されている。

このようなＥＰＲＯＩ（装置において、装置上面から紫
外線を照射すると、その紫外線は紫外線）Δ過性のパッ
ケージ収容部２０−２および、樹脂部材２６を透過して
ＥＰＲＯＭ素子２５主表面上のメモリセルに到達し、そ
のメモリセル内の情報を消去する動きをする。

次に、上記ＥＰＲＯＭ装置の′！Ａ）聞方法を説明する
。

パッケージ本体２０を合成樹脂で製造する場合には、テ
トラフルオロエチレン−ヘキサフルオロプロピレン共重
合体（四フッ化エチレンー六フッカプロピレン共重合樹
脂）、ポリメチルメタアクリレートおよびポリ−４−メ
チルペンテン−１等の紫外線透過ｉ生樹脂により、シー
ト状の極薄板を作る。次いで、この極薄板に金属蒸着を
施して導電性配線パターンから成るリード２２を形成す
る。ざらにこの極薄板を、所定の形状の金型を使用した
真空成型法等によって成型することにより、リード２２
か形成されたパッケージ本体２０を製造することができ
る。また、合成樹脂による他の方法として、射出成型に
よりパンケージ本体２０を作り、これにプリント配線板
製造技術等によってリート２？を形成してもよい。パッ
ケージ本体をアルミナによって製造する場合には１．絶
縁性のアルミナ０末を金型に加圧、圧縮して焼成するこ
とにより所定の形状を作り、その内面に前記のプリント
配線板製造技術等で、リード２２を形成する。また、金
属板からパッケージ２０を作る場合には、プレス加工に
より予め所定の形状に成型し、その後絶縁処理を施して
からり一ド２２を形成すればよい。

ざらに、リード２２が形成されたパッケージ本体２０内
面の所定の箇所にソルダーレジスト２３を施した後、メ
ッキ技術等によりバンプ２４が形成されたＥＰＲＯ）１
素子２５を、リード内方端部２２−１に加熱、圧着によ
り取り付ける。その後、例えばＪＣＲ−６１２７（東し
株式会社製）のシリコン樹脂等の紫外線透過性樹脂から
なる樹脂部材２６を充填してＥＰＲＯ）ｌ素子２５を封
止する。

以上のようなＥＰＲＯＭ装置の実装例を第３図および第
４図を参照しつつ説明する。

第３図は本実施例のＥＰＲＯＭ装置の実装例を示す断面
図で、この実装例においては、プリン１へ配線板３０に
ＥＰＲＯＭ装置を表面実装したものでおる。プリント配
線、仮３０上に形成された導電性回路パターン３１に、
パッケージ本体２０のリード２２をＡ（Ｉペーストまた
ははんだ等の接合祠３２により導電接着している。この
場合、プリン［・配線板３０は、カラスエポキシ、アル
ミナ、セラミックまたは主表面を絶縁辺理した金Ｒ等か
ら成る基板上にプリント配線が形成されたものか使用さ
れる。このような実装例においては、ＥＰＲＯＭ装置を
プリント配線板３０上にあまり突出させることなく実装
できる利点がおり、例えばゲーム四等の薄形実装等に利
用することができる。また、この表面実装によりプリン
ト配線板３０は、ＥＰｆ？Ｏ）ｌ素子２５に対する水分
等の浸入や衝撃等に対し二重に保護する１ジ目を成して
いる。

第４図は本実施例のＥＰＲＯＭ装置のＩＣカードへの実
装例を示す断面図でおり、ＩＣカートに組み込み可能な
ように、全体の構成を極力薄くなるようにしたものであ
る。ＩＣカード本体４０の第１の保持板４１の間に８９
けられたＥＰＲＯＩ−１装置収納部４２に、本実施例の
ＥＰＲＯＭ装置を収納し、第２の保持板４３に固定して
からオーバーレイフィルム４４で被覆されている。ＩＣ
カード表面に形成された端子４５からスルーホール技術
によってスルーホール４６を経て内部に配線を導入し、
ＥＰＲＯＭ装置側に設けられた外部接続端子部４７に接
続することにより、結線か行われているものである。

本実施例では、次のような利点を有する。

■　低融点カラスを使用していないので、例えば４００
〜５００　’Ｃの高温に晒されることがない。したがっ
てバンプ接続部等の合金反応の心配がない。

本実施例では、作業性や信頼性上有利なバンプ接続の例
を示したか、勿論金細線による高速ワイヤボンディング
も可能で必り、作業能率の向上か期待される。

■　上記の如く高温下に洒されることがないので、煩雑
な作業のグランドダイスの装着は不要であり、作業時間
を短縮できる。

■　軽量な構成部材を使用することにより、装置の軽量
化を計れる。ざらに、パッケージ本体２０の簡単な構造
ヤリソグラフィ技術等による配線パターンから成るリー
ド２２の形成等により、ＥＰＲＯＭ装置を薄くすること
かできるので、小型軽量化が可能である。

■　ＥＰＲＯＭ装置の衝撃を受けやすい外面は、パッケ
ージ本体２０て保護されており、ざらにシリコン樹脂等
から成る樹脂部材２６は柔軟性かあり衝撃を吸収するの
で、十分な強度を有する。

■　構成部材が安価な上に、装置の簡単な構造、リソグ
ラフィ技術等によるリード２２の形成および簡単な樹脂
封止等により製造工数の減少を計れるので、製造コスト
を下げることができる。特にシート状のパッケージ本体
２０およびその内面にリソグラフィ技術等により形成さ
れるリード？２の製造工程は、自動化および大量生産に
適しており、大幅なコストタウンか期待できる。

第５図は本発明の第２の実施例を示すＥｐＲｏＭ菰置の
断装図て必る。この実施例が第１の実施例と異る点は、
リード２２の外方端部２２−２に外部導出部として燐青
銅や銖・ニッケル合金等から成るクリップ端子５０を設
け、はんだ５１等により導電性固着したものである。

このような構造にすれば、ＥＰＲＯ）ｌ装置をＤＩＰ形
パッケージのものとして使用できる利点かある。

また、この場合には、樹脂部材２６は必要に応じてパッ
ケージの固定部２０−３下面より突出して設けてもよい
。

第６図は本発明の第３の実施例を示すＥＰＲＯ）Ｉ　ｌ
置の断面図である。このＥＰＲＯＩ−１装置は、ＥＰＲ
Ｏ）ｌ素子の裏面を収容部２０−２側に固着し、ワイヤ
ホンディングによる接続を行った点が、第１〜第２の実
施例と異なっている。すなわち、収容部２０−２に素子
搭載部６０を設け、ここにＥＰＲＯ）素子６１の裏面を
Ａｇペーストまたは金−シリコン共晶等の方法により接
着し、ＥＰＲＯＭ素子６１表面の電極６２とリード内方
端部２２−１とを金属細線６３により接続したものであ
る。

このような構造とすれば、ＥＰＲＯＭ素子６１とリード
内方端部２２−１との接続は金線による高速ワイヤホン
ディングか可能であると同時に、紫外線を装置下部の樹
脂部材２６の方向から受けるので、パッケージ本体２０
を合成樹脂で形成する場合には、その外面に金属蒸着膜
を形成して耐湿性、耐熱性および機械的強度等を更に向
上させることができる。

第７図および第８図は、それぞれ第４、第５の実施例を
示すＥＰＲＯＭ装置の断面図である。第４、第５の実施
例はそれぞれ第１．第３の実施例に対し、樹脂部材２６
の外面にそれぞれ蓋部材７０．８０を設けたものである
。この蓋部材７０．８６は合成樹脂、アルミナ、絶縁処
理した金属板または充填性熱硬化性樹脂等で構成される
。ただし、第５の実施例の蓋部材８０については、紫外
線を蓋部材８０の方向から受けるので、紫外線透過性材
料により形成する必要がおる。

このような＠造とすれば、樹脂部材２６は蓋部材７０、
８０により接着、密封されることにより、ＥＰＲＯＭ装
置は耐湿性や機械的強度を向上させることかできる。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能であり、例えば次のような変形が考えられる。

（イ〉　第１〜第５の実施例においては、半導体装置の
一例としてＥＰＲＯＭ装置について記載したか、このＥ
ＰＲＯＭ装置に限定されず、他の光消去を必要としない
半導体装置とすることもできる。また、この場合は、紫
外線透過性の材料を使用する必要かなく、例えば樹脂部
材２６にはエポキシ、樹脂等の熱硬化性樹脂等を使用す
ることができる。

（ロ）　第１〜第５の実施例においては、リード２２は
リソグラフィ技術等により形成された配線パターンから
成るものとしたが、これに限定されず通常のリードフレ
ームから成るリートとしてもよい。

（ハ）　第２の実施例においては、クリップｊ岩子５０
を設けたが、これを設ける代りにリート２２の外方端部
２２−２を延設して折り曲げ、リード２２と一体溝造の
ＤＩＰ形パッケージとすることもできる。

（発明の効果） 以上詳細に説明したように、本発明によれば半導体装置
を、半導体素子を収容しうろ大きび７）開口端をもった
収容部と開口端外方向に延設された固定部から成るパッ
ケージと、その内面および外面に５２けられたリードと
封止ｉ刑脂部材とを備えた構造としたので、高温下にあ
ける合金反応を回避して作業能率を向上させるのみなら
ず、装置の簡単かつ加工しやすい構造および配線パター
ン等から成るリードの形成等は、更に大幅な生産［生の
向上を期待できる。また上記５構成により、装置の小型
軽量化と衝撃等に対する強度の増大を計ることかできる
と同時に、安価な構成部材は半導体装置の製造コストを
下げる効果もおる。

【図面の簡単な説明】

第１図【ＪＬ本梵明の第１の実施例を示すＥＰＲＯｆ（
ｉ首の断面図、第２図は従来のＥＰＲＯＩ（装置の断面
図、第３、第４図はいずれも第１図のＥＰＲＯＨ＋Ａ置
の実装断面図、第５、第６、第７、第８図は、それぞれ
本発明の第２、第３、第４、第５の実施例を示すＥＰＲ
Ｏ１４装置の断面図で必る。 ２０・・・・・・パッケージ本体、２０−１・・・・・
・間口端、２０−２・・・・・・収容部、２０−３・・
・−・・固定部、２２・・・・・・リ−１〜、２２−１
・・・・・・内方端部、２２−２・・・・・・外方端部
、２３・・・・・・ゾルダーレジスト、２４・・・・・
・バンプ、２５．６１・・・・・・ＥＰＲＯＩＩ素子、
２Ｇ・・・・・・樹脂部材、３０・・・・・・プリント
配線板、３１・・・・・・導電性回路パターン、３２・
・・・・・接合材、４５・・・・・・端子、４６・・・
・・・スルーホール、４７・・・・・・外部接触端子、
５０・・・・・・クリップ端子、５１・・・・・・はん
だ、Ｇ。 ・・・・・・素子搭載部、６２・・・・・・電極、６３
・・・・・・金属細線、７０、８０・・・・・・蓋部材
。 出願人代理人　　柿　　本　　恭　　成ａ５滴子 毛；２の肝尺０１■装置の実装断面医 第４図 本発Ｂ月のイ包のＥＰＲＯν装置の断面図第５図 本発明の池のＥｐＲＯＭ装置の断面図 第８図

Claims (1)

1. 【特許請求の範囲】 １、半導体素子を収容しうる大きさの開口端をもつた収
   容部とその開口端の外方向に延設された固定部とを有す
   るパッケージと、 前記収容部の内面および前記固定部の底面に設けられた
   複数のリードと、 前記収容部内に収容され前記リードと接続された半導体
   素子と、 前記収容部内に充填され、前記半導体素子を封止する樹
   脂部材とを備えたことを特徴とする半導体装置。 ２、前記半導体素子は前記リードにバンプで接続された
   特許請求の範囲第１項記載の半導体装置。 ３、前記半導体素子は、前記リードに金属細線で接続さ
   れた特許請求の範囲第１項記載の半導体装置。 ４、前記リードは、デュアルインラインパッケージ形の
   外部導出部を有する特許請求の範囲第１項、第２項また
   は第３項記載の半導体装置。