JPS6083351A - Ｅｐｒｏｍ装置 - Google Patents
Ｅｐｒｏｍ装置Info
- Publication number
- JPS6083351A JPS6083351A JP58190841A JP19084183A JPS6083351A JP S6083351 A JPS6083351 A JP S6083351A JP 58190841 A JP58190841 A JP 58190841A JP 19084183 A JP19084183 A JP 19084183A JP S6083351 A JPS6083351 A JP S6083351A
- Authority
- JP
- Japan
- Prior art keywords
- ultraviolet
- window material
- eprom
- distance
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は繰返し書込み及び消去ができる消去形メモリ装
置、詳しくは紫外線消、去形プログラマブル・リード・
オンリー・メモリ装置（以下ＥＰＲＯＭ装置と称す）に
関するものである〇 （従来技術） 第１図は従来のＥＰＲＯＭ装置であって、サーディツプ
形パッケージを用いたＥＰＲＯＭ装置の斜視図を示す。
置、詳しくは紫外線消、去形プログラマブル・リード・
オンリー・メモリ装置（以下ＥＰＲＯＭ装置と称す）に
関するものである〇 （従来技術） 第１図は従来のＥＰＲＯＭ装置であって、サーディツプ
形パッケージを用いたＥＰＲＯＭ装置の斜視図を示す。
第２図は第１図のＡ−Ａ線切断面図であり、ヘッダー１
は基材２にリード３が低融点がラス４で溶着されている
。又、ヘッダー１は金イーストによる素子搭載部５が前
記低融点ガラス４上或は基材２上に形成され、この素子
搭載部５にＥＰＲＯＭチップ６が紫外線照射面を上にし
て搭載され、チラノ６の電極とリード３とが金属細線７
によシ接続される。キャップ８は蓋部材であって、前記
ＥＰＲＯＭチップ６の紫外線照射面と対向する部分に窓
９を有する基材２を含み、この基材２は、低融点ガラス
４によってヘッダー１に配置された前記ＥＰＲＯＭチン
ｆ６を密封している。かかる従来のＥＰＲＯＭ装置は、
低融点ガラス４による密封構造のため、そのシール温度
が４００〜５００℃と比較的高温でなければならない。
は基材２にリード３が低融点がラス４で溶着されている
。又、ヘッダー１は金イーストによる素子搭載部５が前
記低融点ガラス４上或は基材２上に形成され、この素子
搭載部５にＥＰＲＯＭチップ６が紫外線照射面を上にし
て搭載され、チラノ６の電極とリード３とが金属細線７
によシ接続される。キャップ８は蓋部材であって、前記
ＥＰＲＯＭチップ６の紫外線照射面と対向する部分に窓
９を有する基材２を含み、この基材２は、低融点ガラス
４によってヘッダー１に配置された前記ＥＰＲＯＭチン
ｆ６を密封している。かかる従来のＥＰＲＯＭ装置は、
低融点ガラス４による密封構造のため、そのシール温度
が４００〜５００℃と比較的高温でなければならない。
その為第３図として拡大して示す様にＥＰ３６Ｍチノゾ
６の基体電位を接地電位に接続するだめの該チラノ６の
接地電極ノ０と前記金ペースト間の金属細線７、例えば
アルミニウム線が、金ペースト中の金、鉛等の金属と二
元或は多元合金化し、アルミニウム線が切断されるため
、サーディッゾノ！ッケージを用いたＥＰＲＯＭ装置に
於ては、金イーストよ構成る素子搭載部５にグランド・
ダイスと呼ばれるシリコンの小片１１の頭部１１ａにア
ルミニウムが蒸着されたものを接着し、この小片１１の
頭部１１ａと前記ＥＰＲＯＭ ｆ ７ゾ６の接地電極１
０を接続するという構成となっている。しかしながらか
かるＥＰＲＯＭ装したりする極めてわずられしい作業を
伴う事の他に、アルミニウム線を使用している為、ワイ
ヤーポンドが金線によるワイヤボンドに比し遅いことな
ど作業性が極めて悪い。更にサーディツプ・ノ４ッケー
ジを採用している為、パッケージ自身が高価であシ且つ
重量がかさむためプリント基板への搭載数が制限される
。又、この・Ｏソケージは衝撃に弱くしばしばコーナが
かけたシする勢、種々の欠点を有するものである。
６の基体電位を接地電位に接続するだめの該チラノ６の
接地電極ノ０と前記金ペースト間の金属細線７、例えば
アルミニウム線が、金ペースト中の金、鉛等の金属と二
元或は多元合金化し、アルミニウム線が切断されるため
、サーディッゾノ！ッケージを用いたＥＰＲＯＭ装置に
於ては、金イーストよ構成る素子搭載部５にグランド・
ダイスと呼ばれるシリコンの小片１１の頭部１１ａにア
ルミニウムが蒸着されたものを接着し、この小片１１の
頭部１１ａと前記ＥＰＲＯＭ ｆ ７ゾ６の接地電極１
０を接続するという構成となっている。しかしながらか
かるＥＰＲＯＭ装したりする極めてわずられしい作業を
伴う事の他に、アルミニウム線を使用している為、ワイ
ヤーポンドが金線によるワイヤボンドに比し遅いことな
ど作業性が極めて悪い。更にサーディツプ・ノ４ッケー
ジを採用している為、パッケージ自身が高価であシ且つ
重量がかさむためプリント基板への搭載数が制限される
。又、この・Ｏソケージは衝撃に弱くしばしばコーナが
かけたシする勢、種々の欠点を有するものである。
（発明の目的）
本発明の目的は軽量であシ、安価にしかも容易で製造で
きるＥＰＲＯＭ装置を得ることにある。
きるＥＰＲＯＭ装置を得ることにある。
（発明の構成）
本発明はリードフレーム上に紫外線照射面を上にして装
着されたＥＰＲＯＭチ、ｆと、該チップの紫外線照射面
に紫外線透過性樹脂を介して配置された紫外線透過性窓
材と、該窓材の上面及び前記フレームのリードの外側部
分が露出する様にこれらを包囲した合成樹脂とを有し、
前記窓材は、紫外線が照射される上面と直交する方向の
面の延面距離が、この上面に対する垂直延面距離より大
きくなる様に構成した面を有する事を特徴とするＥＰＲ
ＣＭ装置にある。
着されたＥＰＲＯＭチ、ｆと、該チップの紫外線照射面
に紫外線透過性樹脂を介して配置された紫外線透過性窓
材と、該窓材の上面及び前記フレームのリードの外側部
分が露出する様にこれらを包囲した合成樹脂とを有し、
前記窓材は、紫外線が照射される上面と直交する方向の
面の延面距離が、この上面に対する垂直延面距離より大
きくなる様に構成した面を有する事を特徴とするＥＰＲ
ＣＭ装置にある。
（実施例）
第４図は本発明の好ましい一実施例によって得られたＥ
ＰＲＯＭ装置の断面図を示し、第５図ａ乃至ｄは第４図
の一部拡大斜視図である。捷ず第４図に於てこのＥＰＲ
ＯＭ装置２０は、金属リードフレーム２１の素子搭載部
２１ａに搭載されたＥＰＲＯＭチッノ２２及びこのチッ
プ：２２の電極と外部リード２１ｂとを接続している金
属細線２３と、前記ＥＰＲＯＭチッ、＋２′２の紫外線
照射面に紫外線透過性樹脂２４（例え宿東し社製、型名
ＴＸ−９７８゜或は同社製、型名ＴＸ −１１６０）を
介して密着された紫外線透過性窓材２５が配置される。
ＰＲＯＭ装置の断面図を示し、第５図ａ乃至ｄは第４図
の一部拡大斜視図である。捷ず第４図に於てこのＥＰＲ
ＯＭ装置２０は、金属リードフレーム２１の素子搭載部
２１ａに搭載されたＥＰＲＯＭチッノ２２及びこのチッ
プ：２２の電極と外部リード２１ｂとを接続している金
属細線２３と、前記ＥＰＲＯＭチッ、＋２′２の紫外線
照射面に紫外線透過性樹脂２４（例え宿東し社製、型名
ＴＸ−９７８゜或は同社製、型名ＴＸ −１１６０）を
介して密着された紫外線透過性窓材２５が配置される。
この窓材２５は、石英ガラス、透明アルミナ等公知の紫
外線透過性材料である。この窓材２５の上面、即ち紫外
線が熊射□される頂部面２５ａと直交する方向の面、つ
まシ側面２５：ｂは、第５図ａ乃至ｄに斜視図として示
しである様に、この側面２５′ｂの延面距離が、前□記
頂部面２５ａに対する垂直延面距離（第５図Ｃに鎖線で
示した距離ｔ）よシ大きくなる様に構成した面を有して
いる。同５図ａは側面２５ｂの周囲全域に凹状の溝イを
有し延面距離を大きくしている。同すは、頂部面２５ａ
の周囲が欠落した部分ロｔ−有し、同Ｃは、側面２５ｂ
の周囲全域にＶ字状溝ノ・′を有しＪ同ｄは多数の凸ｎ
ｒ＋ 立＋ｌｚ−＃−Ｊ−１−’＋ｙ＋Ｊ’ｈ’Ｌ 平
日’ｉＨＪし １ 番 文Ｊ（４、＝ ’Ｇ 女１ イ
いる。これらはいずれも第４図に示された前記窓材２５
と合成樹脂２６との界面から浸入する湿気の浸入路を実
効的に長くするものである。又同時に第５図ａ乃至ｄの
いずれの例も前記合成樹脂２６との結合をよシ強固にし
、この窓拐２５が合成樹脂２６から脱することなくしっ
かりと係合する構造になる。
外線透過性材料である。この窓材２５の上面、即ち紫外
線が熊射□される頂部面２５ａと直交する方向の面、つ
まシ側面２５：ｂは、第５図ａ乃至ｄに斜視図として示
しである様に、この側面２５′ｂの延面距離が、前□記
頂部面２５ａに対する垂直延面距離（第５図Ｃに鎖線で
示した距離ｔ）よシ大きくなる様に構成した面を有して
いる。同５図ａは側面２５ｂの周囲全域に凹状の溝イを
有し延面距離を大きくしている。同すは、頂部面２５ａ
の周囲が欠落した部分ロｔ−有し、同Ｃは、側面２５ｂ
の周囲全域にＶ字状溝ノ・′を有しＪ同ｄは多数の凸ｎ
ｒ＋ 立＋ｌｚ−＃−Ｊ−１−’＋ｙ＋Ｊ’ｈ’Ｌ 平
日’ｉＨＪし １ 番 文Ｊ（４、＝ ’Ｇ 女１ イ
いる。これらはいずれも第４図に示された前記窓材２５
と合成樹脂２６との界面から浸入する湿気の浸入路を実
効的に長くするものである。又同時に第５図ａ乃至ｄの
いずれの例も前記合成樹脂２６との結合をよシ強固にし
、この窓拐２５が合成樹脂２６から脱することなくしっ
かりと係合する構造になる。
さて、第５図ａ乃至ｄに示した紫外線透過性材料２５を
配置した後、この頂部面２５ａと外部１，１−ド２１ｂ
の外側部分を除いた残余の部分が合成樹脂２６（例えば
日東電工社製、型名ＭＰ−１０）で被覆されている。
配置した後、この頂部面２５ａと外部１，１−ド２１ｂ
の外側部分を除いた残余の部分が合成樹脂２６（例えば
日東電工社製、型名ＭＰ−１０）で被覆されている。
（発明の効果）
以上説明した様に、本願発明のＥＰＲＯＭ装置は、紫外
線透過性窓材の側面部が凸又は凹或は凸凹状を成す構造
となっている為、側面部がストレートなものに比べ、湿
気の浸入に対して効果的に作用することと共にＥＰＲＯ
Ｍチッグ外チップ囲している包囲体が合成樹脂によって
構成されている為、す２−ディッゾ型パ、ケージで構成
された従来のＥＦＲＯＭ装置に比べ極めて安価に構成し
得る。更にＥＰＲＯＭチップを封止するいわゆるシール
温度が低温であるから、ＥＰＲＯＭチップに与える熱ス
トレスは軽減されるし、特に高速ワイヤボンドとして好
適な金線の使用が可能となる。即ち、シール温度が高い
フ０ る為、電極と同種のアルミニウム線を用いて、これを回
避していたが、本発明装置は合成樹脂にょる／−ルの為
、／一層温度が低いので、合金反応が進まない。従って
金線が使用でき、高速ワイヤリングが実現できる。更に
この低温ンールの利益は、グランドダイスが削除でき、
チップ搭載部とＥＰＲＯＭチップの電極とを直接接続で
きるという極めて大きなものとなる。これはザーディッ
ゾ型ＥＰＲＯＭ装置が金ペーストと呼ばれるガラスに金
が混入したものをチップ搭載部に焼結法により被着して
いる為、アルミニウム線又は金線を直接接続させると、
シール温度（４８０℃程度の高温）で、ガラス中に含ま
れた鉛或はその他の物質と前記金とでアロイ化が進みや
（ｃｄ、シ配線抵抗が高くなるという問題が生じる。従
って従来のザーディノゾ型ＥＰＲＯＭ 装置は、グラン
ド・ダイスと呼ばれるシリコン小片を金イーストに接着
し、このシリコン小片にアルミニウムをフラッンーした
部分とＥＰＲＯＭチップとの電極とをアルミニウム線で
接続して、これを回避していたが、本発明装置は、金属
板を、エツチング或は打抜き加工して配線パターン状に
した公知のリードフレームのチップ搭載部及び外部リー
ドの容器内先端部の金メツキ部分と直接接続できるから
グランド・ダイスが不要となり、これを取付ける煩わし
い作業からも開放される。
線透過性窓材の側面部が凸又は凹或は凸凹状を成す構造
となっている為、側面部がストレートなものに比べ、湿
気の浸入に対して効果的に作用することと共にＥＰＲＯ
Ｍチッグ外チップ囲している包囲体が合成樹脂によって
構成されている為、す２−ディッゾ型パ、ケージで構成
された従来のＥＦＲＯＭ装置に比べ極めて安価に構成し
得る。更にＥＰＲＯＭチップを封止するいわゆるシール
温度が低温であるから、ＥＰＲＯＭチップに与える熱ス
トレスは軽減されるし、特に高速ワイヤボンドとして好
適な金線の使用が可能となる。即ち、シール温度が高い
フ０ る為、電極と同種のアルミニウム線を用いて、これを回
避していたが、本発明装置は合成樹脂にょる／−ルの為
、／一層温度が低いので、合金反応が進まない。従って
金線が使用でき、高速ワイヤリングが実現できる。更に
この低温ンールの利益は、グランドダイスが削除でき、
チップ搭載部とＥＰＲＯＭチップの電極とを直接接続で
きるという極めて大きなものとなる。これはザーディッ
ゾ型ＥＰＲＯＭ装置が金ペーストと呼ばれるガラスに金
が混入したものをチップ搭載部に焼結法により被着して
いる為、アルミニウム線又は金線を直接接続させると、
シール温度（４８０℃程度の高温）で、ガラス中に含ま
れた鉛或はその他の物質と前記金とでアロイ化が進みや
（ｃｄ、シ配線抵抗が高くなるという問題が生じる。従
って従来のザーディノゾ型ＥＰＲＯＭ 装置は、グラン
ド・ダイスと呼ばれるシリコン小片を金イーストに接着
し、このシリコン小片にアルミニウムをフラッンーした
部分とＥＰＲＯＭチップとの電極とをアルミニウム線で
接続して、これを回避していたが、本発明装置は、金属
板を、エツチング或は打抜き加工して配線パターン状に
した公知のリードフレームのチップ搭載部及び外部リー
ドの容器内先端部の金メツキ部分と直接接続できるから
グランド・ダイスが不要となり、これを取付ける煩わし
い作業からも開放される。
又、本発明ＥＰＲＯＭ装置はサーディッノ型或はセラミ
ック型のパッケージで構成された従来のＥＰＥｔＯＭ装
置に比べ圧倒的に軽量である為、）０リント基板への実
装数の制限が緩和される事、史に熱
ック型のパッケージで構成された従来のＥＰＥｔＯＭ装
置に比べ圧倒的に軽量である為、）０リント基板への実
装数の制限が緩和される事、史に熱
第１図は従来のＥＰＲＯＭ装置、特にサーデイッゾ型Ｂ
ＰＲＯＭ装置の斜視図、第２図は第１図のＡ−Ａ線切断
面図、第３図は第２図の一部拡大断面図を示すものであ
る。第４図は、本発明の好ましい一実施例によって得ら
れたＥＰＲＯＭ装置１σの断面図を示し、第５図ａ乃至
ｄは第４図の一部拡大斜視図である。 ２ｏ −＝ ＥＰＲＯＭ装置、２１ ａ ・・・素子搭
載部、２１ｂ・・外部リード、２２・・・ＥＰＲＯＭチ
ップ、２３・・・金属細線、２４・・紫外線透過性樹脂
、２５・・・窓材、２６・・合成樹脂。 特許出願人沖電気工業株式会社 第５図 １ 事件の表示 昭和５８年 特 許 願第１９０８４１号２ 発明の名
称 ＥＰＲＯＭ装置 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号５、補正の対象 明細書中「発明の詳細な説明」ど二
、
ＰＲＯＭ装置の斜視図、第２図は第１図のＡ−Ａ線切断
面図、第３図は第２図の一部拡大断面図を示すものであ
る。第４図は、本発明の好ましい一実施例によって得ら
れたＥＰＲＯＭ装置１σの断面図を示し、第５図ａ乃至
ｄは第４図の一部拡大斜視図である。 ２ｏ −＝ ＥＰＲＯＭ装置、２１ ａ ・・・素子搭
載部、２１ｂ・・外部リード、２２・・・ＥＰＲＯＭチ
ップ、２３・・・金属細線、２４・・紫外線透過性樹脂
、２５・・・窓材、２６・・合成樹脂。 特許出願人沖電気工業株式会社 第５図 １ 事件の表示 昭和５８年 特 許 願第１９０８４１号２ 発明の名
称 ＥＰＲＯＭ装置 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号５、補正の対象 明細書中「発明の詳細な説明」ど二
、
Claims (1)
- リードフレーム上に紫外線照射面を上にして装着された
ＥＰＲＯＭチップと、該チラノの紫外線照射面に紫外線
透過性樹脂を介して配置された紫外線透過性窓材と、該
窓材の上面及び前記フレームのリードの外側部分が露出
する様にこれらを包囲した合成樹脂とを有し、前記窓材
は、紫外線が照射される上面と直交する方向の面の延面
距離が、この上面に対する垂直延面距離よシ大きくなる
様に構成した面を有する事を特徴とするＦ、ＦＲＯＭ装
置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58190841A JPS6083351A (ja) | 1983-10-14 | 1983-10-14 | Ｅｐｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58190841A JPS6083351A (ja) | 1983-10-14 | 1983-10-14 | Ｅｐｒｏｍ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083351A true JPS6083351A (ja) | 1985-05-11 |
Family
ID=16264657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58190841A Pending JPS6083351A (ja) | 1983-10-14 | 1983-10-14 | Ｅｐｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3708251A1 (de) * | 1986-03-14 | 1987-09-17 | Mitsubishi Electric Corp | Halbleiterbauelement |
| US4697203A (en) * | 1984-06-04 | 1987-09-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
| US4707725A (en) * | 1985-09-30 | 1987-11-17 | Mitsubishi Denki Kabushiki Kaisha | Fluorescent coating for uv sensitive semiconductor device |
-
1983
- 1983-10-14 JP JP58190841A patent/JPS6083351A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4697203A (en) * | 1984-06-04 | 1987-09-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
| US4769344A (en) * | 1984-06-04 | 1988-09-06 | Mitsubishi Denki Kabushiki Kaisha | Method of resin encapsulating a semiconductor device |
| US4707725A (en) * | 1985-09-30 | 1987-11-17 | Mitsubishi Denki Kabushiki Kaisha | Fluorescent coating for uv sensitive semiconductor device |
| DE3708251A1 (de) * | 1986-03-14 | 1987-09-17 | Mitsubishi Electric Corp | Halbleiterbauelement |
| US4853761A (en) * | 1986-03-14 | 1989-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456552B2 (en) | Piezo-electric oscillator and method of manufacturing the same | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US7057331B2 (en) | Piezoelectric oscillator, portable telephone unit using piezoelectric oscillator, and electronic equipment using piezoelectric oscillator | |
| US20070138916A1 (en) | Piezoelectric device | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| US4766095A (en) | Method of manufacturing eprom device | |
| JP2002118192A (ja) | 半導体装置およびその製造方法 | |
| JPS6150351A (ja) | Ｅｐｒｏｍ装置 | |
| US7928547B2 (en) | Optical semiconductor device | |
| JPS6083351A (ja) | Ｅｐｒｏｍ装置 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US11011439B2 (en) | Pre-molded substrate, method of manufacturing pre-molded substrate, and hollow type semiconductor device | |
| JPS6076151A (ja) | Ｅｐｒｏｍ装置 | |
| JPS6083338A (ja) | Ｅｐｒｏｍ装置の製造方法 | |
| JPH04352131A (ja) | 平板型表示装置 | |
| JP4476075B2 (ja) | 多数個取り配線基板 | |
| JPH05211250A (ja) | 樹脂封止型半導体装置 | |
| JPS61194751A (ja) | 半導体装置 | |
| JPS58207656A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS62274751A (ja) | 半導体装置 | |
| JPH10284633A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61115339A (ja) | Ｅｐｒｏｍ装置 | |
| JPH0341474Y2 (ja) | ||
| KR950008532Y1 (ko) | 표면탄성과 필터패키지 | |
| JPH04241444A (ja) | 半導体装置 |