JPH0341474Y2 - - Google Patents

Info

Publication number
JPH0341474Y2
JPH0341474Y2 JP1985202064U JP20206485U JPH0341474Y2 JP H0341474 Y2 JPH0341474 Y2 JP H0341474Y2 JP 1985202064 U JP1985202064 U JP 1985202064U JP 20206485 U JP20206485 U JP 20206485U JP H0341474 Y2 JPH0341474 Y2 JP H0341474Y2
Authority
JP
Japan
Prior art keywords
cap
circuit board
ring
substrate
sealant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985202064U
Other languages
English (en)
Other versions
JPS62107457U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985202064U priority Critical patent/JPH0341474Y2/ja
Publication of JPS62107457U publication Critical patent/JPS62107457U/ja
Application granted granted Critical
Publication of JPH0341474Y2 publication Critical patent/JPH0341474Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案はマウント部をシールした回路基板に関
する。
(従来の技術とその問題点) 従来の回路基板A′は第4図に示す如く、ボン
デイング用線を介してチツプ電極6′と外部リー
ド部とを接続した後、マウント部5′の周囲にダ
ムリング9′を接着してシール材収容部9′bを形
成し、該収容部9′bにゲル状のシール材8′を充
填してから前記ダムリング9′上面をキヤツプ2
で被冠してマウント部5′をシールしていた。
ところが、この方法はマウント部5′のみをシ
ールするため回路基板A′上面にリードピン4′の
頭部4′aが露出された状態になつており非常に
見栄えが悪いという欠点があつた。
そこで、前記マウント部5′だけに限らず回路
基板A′全面を被覆することが考えられるが、該
キヤツプがガラスエポキシ樹脂で形成されている
ため全面を被覆すると、放熱性が悪くなり、かつ
表面が傷付き易いため歩留りが悪く信頼性に劣る
という欠点があつた。
以上の問題を解決するための本考案の技術的課
題は、回路基板全面を被覆しても放熱性が良く、
かつ表面が傷付きにくいキヤツプを提供すること
である。
(技術的課題を達成するための技術的手段) 以上の技術的課題を達成するための本考案の技
術的手段は、回路基板本体の上面全面にリングを
介してキヤツプを被覆し、これらキヤツプ及びリ
ングをアルマイト処理を施したアルミニウム材で
形成すると共に、該キヤツプ表面に梨地模様を施
すことである。
(作用) 回路基板上面におけるマウント部及びリードピ
ンの頭部はアルミニウム材のキヤツプで被覆され
ると共に、該回路基板に発生する熱が該キヤツプ
を介して放熱される。
(考案の効果) 本考案は以上の様な構成にしたので下記の効果
を有する。
アルマイト処理を施したアルミニウム材のキ
ヤツプで回路基板の上面全面が被覆されてマウ
ント部及びリードピン頭部が全て覆われている
ため見栄えが良く、ガラスエポキシ樹脂と比べ
て傷付きにくく、またその表面に梨地模様を施
してあるため例え傷が付いても梨地模様と一体
化して目立たないため商品価値を向上させると
共に、歩留り及び信頼性の向上を図ることがで
きる。
キヤツプ及びリングをアルミニウム材で形成
したので放熱性が良い。
回路基板上面をリングを介して被覆するの
で、基板上面とリング、該リングとキヤツプと
の接着強度が高い。
キヤツプ表面に、会社名及び商品名等のマー
キングが容易に行なえる。
(実施例) 以下本考案の一実施例を図面により説明する。
図中Aは回路基板であり、回路基板本体1上面
にキヤツプ2が被覆されて形成されている。回路
基板本体1はプラスチツク、セラミツク、ガラス
エポキシ樹脂等で形成された基板3に多数のスル
ホール部が開穿され、該ホール部に外部引出用リ
ードピン4が嵌入され半田等より固着されてい
る。
また、基板3のマウント部5にはチツプ電極6
が載置固定され、基板表面にプリントされた配線
回路と金線及びアルミニウム線等のボンデイング
用線により接続され、該マウント部5がシール剤
8によりシールされている。
キヤツプ2はアルマイト処理が施されたアルミ
ニウム材で前記基板3と同じ大きさに形成され、
ダムリング9を介して基板3上面に接着されてい
る。
また、キヤツプ2の表面は全面にわたつて梨地
模様が施され、必要に応じてその表面に会社名及
び商品名等がマーキングされている。
ダムリング9はマウント部5をシール剤8によ
りシールする際、ゲル状のシール剤8がリードピ
ン4の頭部方向に流出するのを防止するためマウ
ント部よりやや大きな開口部9aを有するもので
あり、接着剤により基板上面に接着されることに
よりシール剤収容部9bが形成され、その上面
に、キヤツプ2をも接着する。
尚、キヤツプ2はダムリング9に代えて、あら
かじめ突起部をその下面周囲に一体的に突設させ
て形成することも任意であり、よつて基板上面に
直接接着することが可能となるため、接着強度を
高めることができる。
【図面の簡単な説明】
第1図は本考案の回路基板の断面図、第2図は
同一部を切欠した平面図、第3図は同分解斜視
図、第4図は従来例を示す縦断断面図である。 尚、図中、A:回路基板、1:回路基板本体、
2:キヤツプを夫々示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 回路基板本体の上面全面にリングを介してキヤ
    ツプを被覆し、これらキヤツプ及びリングをアル
    マイト処理を施したアルミニウム材で形成すると
    共に、該キヤツプ表面に梨地模様を施した回路基
    板。
JP1985202064U 1985-12-24 1985-12-24 Expired JPH0341474Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985202064U JPH0341474Y2 (ja) 1985-12-24 1985-12-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985202064U JPH0341474Y2 (ja) 1985-12-24 1985-12-24

Publications (2)

Publication Number Publication Date
JPS62107457U JPS62107457U (ja) 1987-07-09
JPH0341474Y2 true JPH0341474Y2 (ja) 1991-08-30

Family

ID=31166103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985202064U Expired JPH0341474Y2 (ja) 1985-12-24 1985-12-24

Country Status (1)

Country Link
JP (1) JPH0341474Y2 (ja)

Also Published As

Publication number Publication date
JPS62107457U (ja) 1987-07-09

Similar Documents

Publication Publication Date Title
US7994633B2 (en) Substrate for electrical device
US5436500A (en) Surface mount semiconductor package
MY120226A (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board.
JPS63249345A (ja) フレキシブル搭載基板
JPH0341474Y2 (ja)
JP2668995B2 (ja) 半導体装置
JPH0521698A (ja) 半導体装置
JPH0334909Y2 (ja)
JP2788011B2 (ja) 半導体集積回路装置
JP2002076427A (ja) 赤外線データ通信モジュール
JPH0346503Y2 (ja)
JP2002198470A (ja) Icパッケージング構造
JPH08156324A (ja) Ledアレイヘッドにおける保護カバーの取付け装置
JPS63137442A (ja) 半導体装置
JPH0142344Y2 (ja)
JPH0352260A (ja) 電子回路装置
JPH0375539U (ja)
JPH0189789U (ja)
KR200161954Y1 (ko) 범프가 있는 패키지
JPH024249U (ja)
JP2841831B2 (ja) チップキャリア
JPH065641A (ja) チップキャリア型半導体装置
JPH06236944A (ja) 半導体実装における放熱装置
JPH0543294B2 (ja)
JPS60200534A (ja) 半導体装置