JP2841831B2 - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JP2841831B2 JP2841831B2 JP2291591A JP29159190A JP2841831B2 JP 2841831 B2 JP2841831 B2 JP 2841831B2 JP 2291591 A JP2291591 A JP 2291591A JP 29159190 A JP29159190 A JP 29159190A JP 2841831 B2 JP2841831 B2 JP 2841831B2
- Authority
- JP
- Japan
- Prior art keywords
- glass epoxy
- epoxy substrate
- semiconductor pellet
- chip carrier
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチップキャリアに関し、特にガラスエポキシ
基板上に半導体ペレットが搭載されて製造されるチップ
キャリアに関する。
基板上に半導体ペレットが搭載されて製造されるチップ
キャリアに関する。
〔従来の技術〕 従来のチップキャリアは、第3図(a),(b)に示
すように、4辺に外部との接続に使用される端面スルー
ホールの電極1を有するガラスエポキシ基板2A上に、半
導体ペレット3を接着剤でマウントし、Auワイヤ4で半
導体ペレット3とガラスエポキシ基板2A上の導体パター
ンをワイヤボンディングして接続し、半導体ペレット3
を保護する為にエポキシ樹脂5を塗布して形成されてい
る。
すように、4辺に外部との接続に使用される端面スルー
ホールの電極1を有するガラスエポキシ基板2A上に、半
導体ペレット3を接着剤でマウントし、Auワイヤ4で半
導体ペレット3とガラスエポキシ基板2A上の導体パター
ンをワイヤボンディングして接続し、半導体ペレット3
を保護する為にエポキシ樹脂5を塗布して形成されてい
る。
又は第4図(a),(b)に示すように、ガラスエポ
キシ基板2A上に半導体ペレット3を搭載した後、半導体
ペレット3を囲むように樹脂枠6を取り付け、その後、
Auワイヤ4で半導体ペレット3とガラスエポキシ基板2A
上の導体パターンをワイヤボンディングし、半導体ペレ
ット3を保護する為のエポキシ樹脂5を樹脂枠6の内に
充てんをして形成されている。
キシ基板2A上に半導体ペレット3を搭載した後、半導体
ペレット3を囲むように樹脂枠6を取り付け、その後、
Auワイヤ4で半導体ペレット3とガラスエポキシ基板2A
上の導体パターンをワイヤボンディングし、半導体ペレ
ット3を保護する為のエポキシ樹脂5を樹脂枠6の内に
充てんをして形成されている。
上述した従来のチップキャリアでは、半導体ペレット
を2ヶ搭載する場合は、チップキャリアの実装面積を2
倍以上にする必要があるため、小型化を図るのが困難で
あった。
を2ヶ搭載する場合は、チップキャリアの実装面積を2
倍以上にする必要があるため、小型化を図るのが困難で
あった。
本発明のチップキャリアは、4辺に外部との接続に使
用される端面スルーホールの電極を有するガラスエポキ
シ基板と、このガラスエポキシ基板の裏面に設けられた
凹部と、この凹部の内部に搭載された半導体ペレットと
ガラスエポキシ基板の裏面を平坦化するために前記凹部
に充てんされたエポキシ樹脂と、前記ガラスエポキシ基
板の表面に搭載されたエポキシ樹脂により封止された半
導体ペレットとを含んで構成される。
用される端面スルーホールの電極を有するガラスエポキ
シ基板と、このガラスエポキシ基板の裏面に設けられた
凹部と、この凹部の内部に搭載された半導体ペレットと
ガラスエポキシ基板の裏面を平坦化するために前記凹部
に充てんされたエポキシ樹脂と、前記ガラスエポキシ基
板の表面に搭載されたエポキシ樹脂により封止された半
導体ペレットとを含んで構成される。
次に本発明について図面を参照に説明する。
第1図(a),(b)は本発明の第1の実施例の平面
図及びA−A線断面図である。
図及びA−A線断面図である。
第1図(a),(b)のように、4辺に外部との接続
に使用される端面スルーホールの電極1を有し、且つ、
裏面が深さ約0.5mmの凹部を有するガラスエポキシ基板
2のこの凹部に半導体ペレット3をマウントし、Auワイ
ヤ4でワイヤボンディングを行う。その後、半導体ペレ
ット3を保護する為にエポキシ樹脂5を裏面が平らにな
るように充てんする。次にガラスエポキシ基板2の表面
に半導体ペレット3Aをマウントし、Auワイヤ4でワイヤ
ボンディングを行ったのち、半導体ペレット3Aを保護す
る為にエポキシ樹脂5を塗布する。
に使用される端面スルーホールの電極1を有し、且つ、
裏面が深さ約0.5mmの凹部を有するガラスエポキシ基板
2のこの凹部に半導体ペレット3をマウントし、Auワイ
ヤ4でワイヤボンディングを行う。その後、半導体ペレ
ット3を保護する為にエポキシ樹脂5を裏面が平らにな
るように充てんする。次にガラスエポキシ基板2の表面
に半導体ペレット3Aをマウントし、Auワイヤ4でワイヤ
ボンディングを行ったのち、半導体ペレット3Aを保護す
る為にエポキシ樹脂5を塗布する。
このように構成された第1の実施例によれば、従来と
表面積の同じガラスエポキシ基板に2ヶの半導体ペレッ
ト3,3Aを搭載することができる。
表面積の同じガラスエポキシ基板に2ヶの半導体ペレッ
ト3,3Aを搭載することができる。
第2図(a),(b)は本発明の第2の実施例の平面
図及びB−B線断面図である。
図及びB−B線断面図である。
第1の実施例と同様にガラスエポキシ基板2の裏面の
凹部に半導体ペレット3を搭載し、エポキシ樹脂5で充
てんする。次にこのガラスエポキシ基板2上に半導体ペ
レット3Aを搭載し、その回りに樹脂枠6を取り付ける。
その後、ワイヤボンディングを行い、エポキシ樹脂5を
樹脂枠6内に充てんし、表面を平らに形成する。
凹部に半導体ペレット3を搭載し、エポキシ樹脂5で充
てんする。次にこのガラスエポキシ基板2上に半導体ペ
レット3Aを搭載し、その回りに樹脂枠6を取り付ける。
その後、ワイヤボンディングを行い、エポキシ樹脂5を
樹脂枠6内に充てんし、表面を平らに形成する。
このように構成された第2の実施例によれば、第1の
実施例と同一の効果の他に、表面を平らにすることによ
り、自動実装が出来るという利点がある。
実施例と同一の効果の他に、表面を平らにすることによ
り、自動実装が出来るという利点がある。
以上説明したように本発明は、4辺に外部との接続に
使用される端面スルーホールの電極を有するガラスエポ
キシ基板の裏面を凹状に形成して、裏面に半導体ペレッ
ト搭載し、エポキシ樹脂を充てんして裏面を平らに形成
することにより、ガラスエポキシ基板の両面に半導体ペ
レットを搭載することが可能となり、従来半導体ペレッ
トを2ヶ表面に搭載したチップキャリアと比較して、2/
3以下の実装面積で製造できるという効果がある。又、
1つのチップキャリアに2種類の半導体ペレットが搭載
できるので機能アップを図ることができるという効果も
ある。
使用される端面スルーホールの電極を有するガラスエポ
キシ基板の裏面を凹状に形成して、裏面に半導体ペレッ
ト搭載し、エポキシ樹脂を充てんして裏面を平らに形成
することにより、ガラスエポキシ基板の両面に半導体ペ
レットを搭載することが可能となり、従来半導体ペレッ
トを2ヶ表面に搭載したチップキャリアと比較して、2/
3以下の実装面積で製造できるという効果がある。又、
1つのチップキャリアに2種類の半導体ペレットが搭載
できるので機能アップを図ることができるという効果も
ある。
第1図(a),(b)及び第2図(a),(b)は本発
明の第1及び第1の実施例の平面図及び断面図、第3図
(a),(b)及び第4図(a),(b)は従来のチッ
プキャリアの平面図及び断面図である。 1……電極、2,2A……ガラスエポキシ基板、3,3A……半
導体ペレット、4……Auワイヤ、5……エポキシ樹脂、
6……樹脂枠。
明の第1及び第1の実施例の平面図及び断面図、第3図
(a),(b)及び第4図(a),(b)は従来のチッ
プキャリアの平面図及び断面図である。 1……電極、2,2A……ガラスエポキシ基板、3,3A……半
導体ペレット、4……Auワイヤ、5……エポキシ樹脂、
6……樹脂枠。
Claims (1)
- 【請求項1】4辺に外部との接続に使用される端面スル
ーホールの電極を有するガラスエポキシ基板と、このガ
ラスエポキシ基板の裏面に設けられた凹部と、この凹部
の内部に搭載された半導体ペレットとガラスエポキシ基
板の裏面を平坦化するために前記凹部に充てんされたエ
ポキシ樹脂と、前記ガラスエポキシ基板の表面に搭載さ
れエポキシ樹脂により封止された半導体ペレットとを含
むことを特徴とするチップキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291591A JP2841831B2 (ja) | 1990-10-29 | 1990-10-29 | チップキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291591A JP2841831B2 (ja) | 1990-10-29 | 1990-10-29 | チップキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04164363A JPH04164363A (ja) | 1992-06-10 |
JP2841831B2 true JP2841831B2 (ja) | 1998-12-24 |
Family
ID=17770928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2291591A Expired - Lifetime JP2841831B2 (ja) | 1990-10-29 | 1990-10-29 | チップキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2841831B2 (ja) |
-
1990
- 1990-10-29 JP JP2291591A patent/JP2841831B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04164363A (ja) | 1992-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2841831B2 (ja) | チップキャリア | |
JPH04199664A (ja) | 半導体装置 | |
JPS611042A (ja) | 半導体装置 | |
JPH1092970A (ja) | 基板モジュール | |
JP2788011B2 (ja) | 半導体集積回路装置 | |
JPH03129840A (ja) | 樹脂封止型半導体装置 | |
TW472375B (en) | Leadframe for exposed-pad type chip package structure | |
JPS61285740A (ja) | 高密度実装形セラミツクicパツケ−ジ | |
JPH02250359A (ja) | 半導体装置 | |
JP2833178B2 (ja) | 半導体チップ用パッケージ | |
KR200150506Y1 (ko) | 세라믹 패키지 | |
JPH02172267A (ja) | リードフレーム | |
JPH0536893A (ja) | 混成集積回路 | |
JP2851822B2 (ja) | 電子部品 | |
JP2809478B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH07106470A (ja) | 半導体装置 | |
JPH01171251A (ja) | ピングリッドアレーパッケージ | |
JPS63305542A (ja) | ピングリツドアレイパツケ−ジ | |
JPH02264457A (ja) | 樹脂封止半導体装置 | |
JPH09121003A (ja) | 半導体パッケージ | |
JPS63122157A (ja) | 半導体素子の実装方法 | |
JPH07130914A (ja) | 半導体パッケージ | |
JPS59158539A (ja) | 樹脂封止型半導体装置 | |
JPH01125544U (ja) | ||
JPH0451143U (ja) |