JPS59158539A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS59158539A
JPS59158539A JP58034111A JP3411183A JPS59158539A JP S59158539 A JPS59158539 A JP S59158539A JP 58034111 A JP58034111 A JP 58034111A JP 3411183 A JP3411183 A JP 3411183A JP S59158539 A JPS59158539 A JP S59158539A
Authority
JP
Japan
Prior art keywords
resin
sealed
substrate
lsi chip
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58034111A
Other languages
English (en)
Inventor
Kazuhito Ozawa
小沢　一仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP58034111A priority Critical patent/JPS59158539A/ja
Publication of JPS59158539A publication Critical patent/JPS59158539A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は樹脂封止型半導体装置に関するものである。
〈従来技術〉 従来、半導体素子を封止する方法としてガラスシール、
金属シール、樹脂シール等が提案されているが、ガラス
シール、金属シールは高価であり又工程数−１−の問題
があるのに対し、樹脂シールは簡単な工程でしかも安価
にできるという利点がある為、最近（・ゴはとんど樹脂
シールが採用されている。
第１図（イ）は：２）−ドフレーム１にＬ　Ｓ　Ｉテッ
プ２をダイレクトボンティングし、樹脂３にて封止した
例であり、又同図（ロ）Ｉｆｉセラミック基板４」−の
ＬＳＩチップ２とリードフレーム１をワイヤー５にて接
続し、その北に樹脂３を被せて封止した所謂フラットパ
ッケージの例である。
しかしながら、この種の樹脂封止型半導体装置において
は、リードフレーム（金属）Ｉと樹脂３との密着性か悪
く、この部分を通じて内部に湿気が入り半導体素子（Ｌ
！Ｍチップ）２の劣化が促進されるとめう問題があった
。
〈目的〉 本発明はかかる従来の問題点に鑑みて成されたもので、
耐湿性に優れた非常に信頼性の高い樹脂封止型半導体装
置を提供せんとするものである。
〈実施例〉 以下図にもとついて本発明の詳細な説明する。
第２図は本発明に係る樹脂封止型半導体装置の断面図で
ある。
この半導体装置はスルーホール及び外部リードパターン
を形成した基板の該スルーホール部にＬＳＩチップをボ
ンディングし、この−ヒを被うように樹脂で封止して成
る。図において、６は樹脂基板、７はＬＳＩチップのボ
ンディング部に対応するように該基板に形成されたスル
ーホールである。スルーホール７は触媒入り基板にメッ
キ法にて成長させるフルアディティブ法とか、Ｃｕ箔の
接着あるいはＣｕペーストによってその導体部分が形成
されている。これらの方法によって形成されたスルーホ
ールの導体部分は樹脂基板６に強固に密着し、該両者間
は非常に耐湿性に優れたものとなっている。
樹脂基板６の裏面には各スルーホール７の導体部分に接
続される外部リードパターン８を従来通りエツチング法
により形成している。そして、このように形成された樹
脂基板６の表面、すなわち外部リードパターン８の形成
面と逆の方の面に現われているスルーホール端部９にＬ
ＳＩチップ１０をダイレクトボンディングし、この」二
を樹脂ＩＩにて封止するとともに、外部リードパターン
形成面側のスルーホール７を半田Ｉ２にて封止して構成
している。
かかる構成によれば、ＬＳＩチップ１０を封止する樹脂
１１は基板６に密着し、しかもこの基板６は樹脂製であ
るために所謂樹脂と樹脂の結合となり、この両者間は密
着性が非常に強い。１だ、基板６とスルーホール７の間
は上述したように一般に密着性に優れ、しかも該ホール
は半田１２にて封止さＪしているので、内部のＬＳＩチ
ップ１゜を完全に密閉することが出来る。
〈効果〉 以上の様に本発明の樹脂封止型半導体装置によれば、ス
ルーホールと外部リードパターンを形成してなる樹脂基
板にＬＳＩチップを載せて樹脂封止するようにしたから
、装置の耐湿性を良くし、半導体素子の劣化を防止する
ことが出来る。
【図面の簡単な説明】
箸β図（イ）及び（鴫は従来の樹脂封止型半導体装置の
断面図、第２図は本発明の樹脂封止型半導体装置の断面
図。 ６は基板、７はスルーホール、８は外部リードパターン
、１０はＬＳＩチップ、Ｉ＋は樹脂、１２は半田。 代理人　弁理士　福　士　愛　彦（他２名ン第１図 第２　図

Claims (1)

    【特許請求の範囲】
  1. １　基板片面に形成したリードパターンに接続されるよ
    うに該基板に適宜スルーホールを形成するとともに、該
    パターン形成面と逆の面のスルーホール部に半導体装設
    を接続し、該装置の七を被うように樹脂で封止してなる
    ことを特徴とする樹脂封止型半導体装置４．
JP58034111A 1983-02-28 1983-02-28 樹脂封止型半導体装置 Pending JPS59158539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58034111A JPS59158539A (ja) 1983-02-28 1983-02-28 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58034111A JPS59158539A (ja) 1983-02-28 1983-02-28 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS59158539A true JPS59158539A (ja) 1984-09-08

Family

ID=12405159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58034111A Pending JPS59158539A (ja) 1983-02-28 1983-02-28 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS59158539A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657932A3 (en) * 1993-12-13 1996-02-28 Matsushita Electric Ind Co Ltd Connection electrode for a chip housing, assembly and associated manufacturing method.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657932A3 (en) * 1993-12-13 1996-02-28 Matsushita Electric Ind Co Ltd Connection electrode for a chip housing, assembly and associated manufacturing method.
US5628919A (en) * 1993-12-13 1997-05-13 Matsushita Electric Industrial Co., Ltd. Methods for producing a chip carrier and terminal electrode for a circuit substrate
US5640051A (en) * 1993-12-13 1997-06-17 Matsushita Electric Industrial Co., Ltd. Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex

Similar Documents

Publication Publication Date Title
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
JP3012816B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH02292836A (ja) Ｉｃチップ実装用フィルムキャリア
US5606204A (en) Resin-sealed semiconductor device
JPS59158539A (ja) 樹脂封止型半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JPS611042A (ja) 半導体装置
JPS59219948A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPS6060742A (ja) リ−ドフレ−ム
JPH0567069B2 (ja)
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH05308083A (ja) 半導体装置
JPH0595023A (ja) 半導体集積回路封止装置用リードフレーム
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR920008359Y1 (ko) 리드프레임
JP2841831B2 (ja) チップキャリア
JPH036843A (ja) Ｔａｂ用テープキャリア
JPH0366150A (ja) 半導体集積回路装置
JPS62274753A (ja) ピングリツドアレイパツケ−ジの構造
JPH03129840A (ja) 樹脂封止型半導体装置
JPS60160146A (ja) 半導体装置
JPS61296743A (ja) チツプキヤリア
KR100364844B1 (ko) 반도체 패키지 제조 공정용 서키트 테이프
JPH065767A (ja) 半導体装置用リードフレーム
JPH02137236A (ja) 樹脂封止型半導体装置の組立方法