KR200161954Y1 - 범프가 있는 패키지 - Google Patents

범프가 있는 패키지 Download PDF

Info

Publication number
KR200161954Y1
KR200161954Y1 KR2019940005144U KR19940005144U KR200161954Y1 KR 200161954 Y1 KR200161954 Y1 KR 200161954Y1 KR 2019940005144 U KR2019940005144 U KR 2019940005144U KR 19940005144 U KR19940005144 U KR 19940005144U KR 200161954 Y1 KR200161954 Y1 KR 200161954Y1
Authority
KR
South Korea
Prior art keywords
bump
package
die
lead
paddle
Prior art date
Application number
KR2019940005144U
Other languages
English (en)
Other versions
KR950028676U (ko
Inventor
변광유
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019940005144U priority Critical patent/KR200161954Y1/ko
Publication of KR950028676U publication Critical patent/KR950028676U/ko
Application granted granted Critical
Publication of KR200161954Y1 publication Critical patent/KR200161954Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/0519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 조립공정중 다이의 전극부에 범프를 형성시킨 범프가 있는 패키지에 관한 것으로, 내부리드와 외부리드가 존재하지 않는 리드프레임의 패들위에 접착용에폭시수지를 사용하여 어태치되는 다이의 전극부에 범프를 형성하고, 상기 다이의 전극부에 형성한 범프의 외주면 상단까지 에폭시몰딩컴파운드수지로 몰딩하여 상기 범프의 상단이 노출되도록 패키지를 형성함에 따라, 종래에 비해 패키지를 인쇄기판에 직접 마운트하므로 외부리드가 불필요하고, 패키지 내부의 내부리드가 없으므로 큰 크기의 다이를 수용할 수 있고, 와이어본딩 공정을 생략하여 사용할 수 있다.

Description

범프가 있는 패키지
제1도는 종래의 패키지 단면도.
제2도는 본 고안의 범프가 있는 패키지의 단면도.
제3도는 본 고안의 범프가 있는 패키지 제작 공정 순서도.
제4도는 본 고안의 범프가 있는 패키지을 인쇄기판에 장착하는 공정 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 웨이퍼 2 : 다이
4 : 패들 6 : 접착용에폭시수지
7 : 에폭시몰딩컴파운드수지
8 : 범프 9 : 솔더 크림
10 : 인쇄기판 11 : 본 고안의 범프가 있는 패키지
본 고안은 범프가 있는 패키지에 관한 것으로, 반도체 조립공정중 다이의 전극부에 범프를 형성시켜 패키지화 하는 것에 관한 것이다.
일반적으로 종래의 패키지는 제1도와 같이 도시할 수 있는 바, 리드프레임의 패들(4) 상부에 접착용에폭시수지(6)를 사용하여 다이(2)를 어태치하고, 내부리드(3)의 패드부와 다이(2)의 전극부를 와이어(5)로 와이어 본딩하고, 에폭시몰딩컴파운드수지(7)로 몰딩하여 형성한 종래의 패키지는 외부리드가 패키지 외부에 돌출되어 있는 구조를 이룬다.
상기와 같은 종래의 패키지는 다이(2)의 전극부와 내부리드(3)의 패드부를 와이어(4)로 연결함에 따라 상기 와이어(5)의 오픈 및 스위핑이 클경우 수정이 불가능하여 패키지 전체를 사용하지 못하게 되는 단점이 있었다.
본 고안은 이러안 점을 감안하여 내부리드와 외부리드가 존재하지 않는 리드프레임의 패들위에 접착용에폭시수지를 사용하여 어태치되는 다이의 전극부에 범프를 형성하고, 상기 다이의 전극부에 형성한 범프의 외주면 상단까지 에폭시몰딩컴파운드수지로 몰딩하여 상기 범프의 상단이 노출되도록 형성한 것이다.
즉, 전극부에 범프를 형성한 다이와, 내부리드와 외부리드가 존재하지 않는 리드프레임의 패들과, 상기 다이를 상기 패들에 어태치하기 위한 접착용에폭시수지와, 상기 범프의 상단이 노출되도록 상기 범프의 외주면 상단까지 형성한 에폭시몰딩컴파운드수지로 구성한다.
이하 도면을 참조하여 상세히 설명한다.
본 고안의 범프가 있는 패키지의 단면도는 제2도에 도시한 바와같이, 전극부에 범프(8)를 형성한 다이(2)와, 내부리드와 외부리드가 존재하지 않는 리드프레임의 패들(4)과, 상기 다이(2)를 상기 패들(4)에 어태치하기 위한 접착용에폭시수지(6)와, 상기 범프(8)의 상단이 노출되도록 상기 범프(8)의 외주면 상단까지 형성한 에폭시몰딩컴파운드수지(7)로 구성한다.
상기 본 고안의 범프가 있는 패키지는 제3도에 도시한 바와 같이, 웨이퍼(1)상태로 존재하는 각 다이(2)의 전극부에 범프(8)를 형성하고, 상기 전극부에 범프(8)를 형성한 다이(2)를 내부리드와 외부리드가 존재하지 않는 리드프레임의 패들(4)에 접착용에폭시수지(6)를 사용하여 어태치하고, 에폭시몰딩컴파운드수지(7)를 사용하여 상기 범프(8)의 상단이 노출되도록 상기 범프(8)의 외주면 상단까지 몰딩하여 형성함에 따라 와이어본딩 공정이 제거되고 리드프레임의 내부리드와 외부리드가 필요없다.
상기와 같은 공정에 의해 형성된 본 고안의 범프가 있는 패키지는 제4도에 도시한 바와 같이, 인쇄기판(10)에 솔더 크림(9)을 스크린프린트(Screen Print)하고, 상기 인쇄기판(1O)에 스크린 프린트(Screen Print)된 솔더 크림(9)과 본 고안의 범프가 있는 패키치(11)의 범프(8) 상단을 일치시켜 인쇄기판(10)에 마운트하여 사용한다.
이상에서 살펴본 바와 같이 본 고안에 따르면, 패키지를 인쇄기판에 직접 마운트함으로 외부리드가 불필요하고, 패키지 내부의 내부리드가 없으므로 큰 크기의 다이를 수용할 수 있고, 와이어본딩 공정을 생략하여 사용할 수 있다.

Claims (1)

  1. 패키지에 있어서, 내부리드와 외부리드가 존재하지 않는 리드프레임의 패들(4)위에 접착용에폭시수지(6)를 사용하여 어태치되는 다이(2)와 전극부에 범프(8)를 형성하고, 상기 다이(2)의 전극부에 형성한 범프(8)의 외주면 상단까지 에폭시몰딩컴파운드수지(7)로 몰딩하여 상기 범프(8)의 상단이 노출되도록 형성함을 특징으로 하는 범프가 있는 패키지.
KR2019940005144U 1994-03-15 1994-03-15 범프가 있는 패키지 KR200161954Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940005144U KR200161954Y1 (ko) 1994-03-15 1994-03-15 범프가 있는 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940005144U KR200161954Y1 (ko) 1994-03-15 1994-03-15 범프가 있는 패키지

Publications (2)

Publication Number Publication Date
KR950028676U KR950028676U (ko) 1995-10-20
KR200161954Y1 true KR200161954Y1 (ko) 1999-12-01

Family

ID=19378941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940005144U KR200161954Y1 (ko) 1994-03-15 1994-03-15 범프가 있는 패키지

Country Status (1)

Country Link
KR (1) KR200161954Y1 (ko)

Also Published As

Publication number Publication date
KR950028676U (ko) 1995-10-20

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US6238953B1 (en) Lead frame, resin-encapsulated semiconductor device and fabrication process for the device
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
KR0157857B1 (ko) 반도체 패키지
KR200161954Y1 (ko) 범프가 있는 패키지
GB2290660A (en) Resin-sealed semiconductor device
US20030038358A1 (en) Semiconductor package without outer leads
KR950025966A (ko) 볼 그리드 어레이 리드프레임
JPH0846100A (ja) 半導体集積回路装置
KR200153438Y1 (ko) 탭테이프를 이용한 칩스케일 패키지
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPH03104141A (ja) 半導体装置
KR940010548B1 (ko) 반도체 리드 프레임
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
JP3082507U (ja) ダブルサイドチップパッケージ
KR100244502B1 (ko) 칩 사이즈 패키지
KR0119755Y1 (ko) 반도체 패키지
JPH0214558A (ja) 半導体集積回路装置
JPH11284119A (ja) 半導体集積デバイスの放熱構造
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR0167281B1 (ko) 비엘피 패키지
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법
JPH05291460A (ja) 樹脂封止型半導体フラットパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 10

EXPY Expiration of term