KR100244502B1 - 칩 사이즈 패키지 - Google Patents
칩 사이즈 패키지 Download PDFInfo
- Publication number
- KR100244502B1 KR100244502B1 KR1019970055619A KR19970055619A KR100244502B1 KR 100244502 B1 KR100244502 B1 KR 100244502B1 KR 1019970055619 A KR1019970055619 A KR 1019970055619A KR 19970055619 A KR19970055619 A KR 19970055619A KR 100244502 B1 KR100244502 B1 KR 100244502B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- lead
- package
- size package
- chip size
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 칩 사이즈 패키지에 관한 것으로, 종래 반도체 패키지는 아웃리드가 외부로 돌출되어 있어서 패키지를 경박단소화 시키는데 한계가 있는 문제점이 있었다. 본 발명 칩 사이즈 패키지는 외부단자가 되는 리드(14)들이 외부로 돌출되지 않게 되어 경박단소화가 가능한 효과가 있고, 칩(11)의 하면에 열방출판(13)이 설치되어 있어서 칩(11)의 동작시 주로 열방출판(13)을 통하여 충분한 열방출이 이루어지게 되어 패키지의 오동작이 발생되는 것을 방지하는 효과가 있다.
Description
본 발명은 칩 사이즈 패키지(CSP: CHIP SIZE PACKAGE)에 관한 것으로, 특히 경박단소화가 가능하고, 열방출이 잘 되는 칩 사이즈 패키지에 관한 것이다.
도 1은 일반적인 반도체 패키지의 구성을 보인 종단면도로서, 도시된 바와 같이, 종래 일반적인 반도체 패키지는 리드 프레임(1)의 패들(1a) 상면에 접착제(2)로 부착되는 반도체 칩(3)과, 그 칩(3)의 주변에 설치되는 다수개의 인너리드(1b)와, 그 인너리드(1b)들과 반도체 칩(3)의 칩패드(2a)들을 각각 전기적으로 연결하는 금속와이어(4)와, 상기 칩(2), 인너리드(1b), 금속와이어(4), 패들(1a)의 일정부분을 감싸도록 에폭시로 몰딩되는 몸체부(5)와, 상기 인너리드(1b)에 각각 연장되며 상기 몸체부(5)의 양측으로 돌출형성되는 아웃리드(1c)로 구성되어 있다.
상기와 같이 구성되어 있는 종래 반도체 패키지의 제조방법은 다음과 같다.
먼저, 리드 프레임(1)의 패들(1a) 상면에 접착제(2)로 반도체 칩(2)을 고정부착하는 다이본딩을 실시하고, 상기 반도체 칩(3)의 상면에 형성되어 있는 다수개의 칩패드(2a)들과 리드 프레임(1)의 인너리드(1b)들을 금속와이어(4)로 각각 연결하는 와이어본딩을 실시하며, 상기 칩(2), 인너리드(1b), 금속와이어(4), 패들(1a)의 일정부분을 감싸도록 에폭시로 몰딩하여 몸체부(5)를 형성하는 몰딩공정을 실시하고, 트리밍/포밍공정을 실시하여 패키지(6)를 완성한다.
그러나, 상기와 같이 구성되어 있는 종래 반도체 패키지는 외부단자가 되는 아웃리드(1c)가 몸체부(4)의 외부로 돌출형성되어 있고, 칩패드(2a)와 인너리드(1b)가 일정길이의 금속와이어(3)로 연결되어 있어서, 패키지(5)를 경박단소화 시키는데 한계가 있는 문제점이 있었다.
또한, 칩(2)의 동작시 발생되는 열이 주로 금속와이어(3)→인너리드(1b)→아웃리드(1c)를 통하여 외부로 방출되므로 충분한 열방출이 이루어지지 못하여 장기간 반복사용시 오동작이 발생되는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 칩 사이즈 패키지를 제공함에 있다.
본 발명의 다른 목적은 패키지를 경박단소화 시키도록 하는데 적합한 칩 사이즈 패키지를 제공함에 있다.
본 발명의 또다른 목적은 열방출이 잘되는 칩 사이즈 패키지를 제공함에 있다.
도 1은 일반적인 반도체 패키지의 구성을 보인 종단면도.
도 2는 본 발명 칩 사이즈 패키지의 실시예를 보인 종단면도.
도 3a 내지 도3c는 본 발명 칩 사이즈 패키지의 실시예의 제조순서를 보인 종단면도.
* * 도면의 주요 부분에 대한 부호의 설명 * *
11 : 칩 11a : 칩패드
12 : 접착제 13 : 열방출판
14 : 리드 15 : 리드지지부
15a : 리드부착공 16 : 필링 콤파운드
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 하면에 접착제로 부착되는 열방출판과, 상기 칩의 상면 양측에 설치되며 하단부가 칩패드들에 연결되는 리드와, 상기 리드의 상단부가 외부로 노출되도록 일정간격으로 지지하며 중앙에 리드부착공이 형성되어 있는 리드지지부와, 상기 리드부착공에 형성되어 있는 필링 콤파운드를 구비하여서 구성되는 것을 특징으로 하는 칩 사이즈 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명 칩 사이즈 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 칩 사이즈 패키지의 실시예를 보인 종단면도이고, 도 3a 내지 도3c는 본 발명 칩 사이즈 패키지의 실시예의 제조순서를 보인 종단면도로서, 도시된 바와 같이, 본 발명 칩 사이즈 패키지는 반도체 칩(11)의 하면에 접착제(12)로 금속인 열방출판(13)이 부착되어 있고, 그 칩(11)의 상면에는 칩패드(11a)에 하단부가 연결되도록 상향절곡된 복수개의 리드(14)가 설치되어 있으며, 그 리드(14)들은 중앙에 리드부착공(15a)이 형성되어 있고 상면에 리드(14)의 상단부가 노출되도록 에폭시로 몰딩된 리드지지부(15)에 의하여 일정간격으로 지지되어 있고, 상기 리드부착공(15a)은 핑링 콤파운드(16)가 형성되어 있다.
상기와 같이 구성되어 있는 본 고안 칩 사이즈 패키지의 제조순서를 설명하면 다음과 같다.
먼저, 금속으로된 열방출판(13)의 상면에 접착제(12)로 반도체 칩(11)을 도 3a와 같이 고정부착한다.
그런 다음, 칩(11)의 상면에 형성되어 있는 칩패드(11a)들에 리드(14)의 하단부가 접촉되도록 리드(14)들이 일정간격으로 내설되어 있는 리드지지부(15)를 칩(11)의 상부에 위치시키고, 리드부착공(15a)를 통하여 리드(14)의 하단부 상면에 일정압력을 가하며 열을 가하여 칩패드(11a)에 도 3b와 같이 부착되도록 한다.
그런 다음, 도 3c와 같이 상기 리드부착공(15a)에 필링 콤파운드(16)을 포팅으로 형성하여 패키지(17)를 완성하게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명 칩 사이즈 패키지는 외부단자가 되는 리드들이 외부로 돌출되지 않게 되어 경박단소화가 가능한 효과가 있고, 칩의 하면에 열방출판이 설치되어 있어서 칩의 동작시 주로 열방출판을 통하여 충분한 열방출이 이루어지게 되어 패키지의 오동작이 발생되는 것을 방지하는 효과가 있다.
Claims (1)
- 반도체 칩과, 그 칩의 하면에 접착제로 부착되는 열방출판과, 상기 칩의 상면 양측에 설치되며 하단부가 칩패드들에 연결되는 리드와, 상기 리드의 상단부가 외부로 노출되도록 일정간격으로 지지하며 중앙에 리드부착공이 형성되어 있는 리드지지부와, 상기 리드부착공에 형성되어 있는 필링 콤파운드를 구비하여서 구성되는 것을 특징으로 하는 칩 사이즈 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970055619A KR100244502B1 (ko) | 1997-10-28 | 1997-10-28 | 칩 사이즈 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970055619A KR100244502B1 (ko) | 1997-10-28 | 1997-10-28 | 칩 사이즈 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990034125A KR19990034125A (ko) | 1999-05-15 |
KR100244502B1 true KR100244502B1 (ko) | 2000-02-01 |
Family
ID=19523592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970055619A KR100244502B1 (ko) | 1997-10-28 | 1997-10-28 | 칩 사이즈 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100244502B1 (ko) |
-
1997
- 1997-10-28 KR KR1019970055619A patent/KR100244502B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990034125A (ko) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05235228A (ja) | 電子部品の製造方法 | |
KR100244502B1 (ko) | 칩 사이즈 패키지 | |
KR950025966A (ko) | 볼 그리드 어레이 리드프레임 | |
JP3134445B2 (ja) | 樹脂封止型半導体装置 | |
KR0119757Y1 (ko) | 반도체 패키지 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
JPS61194861A (ja) | 樹脂封止型半導体装置 | |
KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR0167288B1 (ko) | 칩크기 반도체 패키지 및 그 제조방법 | |
KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
KR100206886B1 (ko) | 컬럼형 패키지 | |
KR0152902B1 (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 | |
KR200309900Y1 (ko) | 버티컬칩사이즈패키지 | |
KR200161954Y1 (ko) | 범프가 있는 패키지 | |
KR0119730Y1 (ko) | 버텀 리드형 반도체 패키지 | |
KR0152941B1 (ko) | 반도체 패키지 | |
KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
KR100267766B1 (ko) | 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법 | |
KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
KR100234730B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR0119755Y1 (ko) | 반도체 패키지 | |
KR200198441Y1 (ko) | 반도체버텀리드패키지 | |
KR100460072B1 (ko) | 반도체패키지 | |
KR19990038554U (ko) | 칩 사이즈 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |