KR0152941B1 - 반도체 패키지 - Google Patents

반도체 패키지

Info

Publication number
KR0152941B1
KR0152941B1 KR1019950022842A KR19950022842A KR0152941B1 KR 0152941 B1 KR0152941 B1 KR 0152941B1 KR 1019950022842 A KR1019950022842 A KR 1019950022842A KR 19950022842 A KR19950022842 A KR 19950022842A KR 0152941 B1 KR0152941 B1 KR 0152941B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
lead
semiconductor
semiconductor package
Prior art date
Application number
KR1019950022842A
Other languages
English (en)
Inventor
유중하
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950022842A priority Critical patent/KR0152941B1/ko
Application granted granted Critical
Publication of KR0152941B1 publication Critical patent/KR0152941B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 종래 반도체 패키지는 리드가 반도체 칩의 상부 양측에 위치하여 패키지를 경박단소화 시키는데 한계가 있었고, 이엠시가 반도체 칩을 감싸고 있는 형태로 패키지 작동시 열방출이 용이치 못하여 패키지의 크랙 및 깨짐으로 인한 신뢰성이 저하되는 문제점이 있었다. 본 발명의 반도체 패키지는 리드(12)가 반도체 칩(10)의 상면에 위치하도록 하여 반도체 패키지를 경박단소화 시키는 효과가 있으며, 또한, 반도체 칩(10)이 외부에 노출되도록 패키지의 하면에 위치하도록 하여 패키지 작동시 반도체 칩(10)에서 발생하는 열이 외부로 방출이 용이하도록 함과 아울러 반도체 칩(10)과 열특성이 상이한 재료인 이엠시(14)와의 계면을 최소화하여 패키지의 크랙 또는 깨짐을 방지함으로써 후공정에서의 신뢰성이 향상되는 효과가 있는 것이다.

Description

반도체 패키지
제1도는 종래의 반도체 패키지를 보인것으로,
(a)는 사시도.
(b)는 A-A'를 절취하여 보인 종면단도.
제2도는 본 발명 반도체 패키지의 일실시례를 보인 것으로,
(a)는 종단면도.
(b)는 평면도.
(c)는 저면도.
제3도는 제2도의 다른 실시례를 보인 것으로,
(a)는 종단면도.
(b)는 평면도.
(c)는 저면도.
제4도는 제2도의 또다른 실시례를 보인것으로,
(a)는 종단면도.
(b)는 평면도.
(c)는 저면도.
제5도는 제2도의 또다른 실시례를 보인 종단면도.
* 도면의 주요 부분에 대한 부호의 설명
10,20 : 반도체 칩 11,21 : 접착제
12,22 : 리드 12a, 22a : 인너 리드
12b, 22b : 아웃 리드 13 : 금속 와이어
14, 24 : 이엠시 23 :범프
본 발명은 반도체 패키지에 관한 것으로, 특히 리드가 반도체 칩의 상면에 위치하도록 하여 패키지를 경박단소화 시키고, 반도체 칩을 패키지의 외부로 노출이 되도록 설치하여 열방출이 용이하도록 함으로써 패키지의 깨짐 및 크랙을 방지하는 데 적합한 반도체 패키지에 관한 것이다.
제1도는 종래의 반도체 패키지를 보인 것으로, (a)는 사시도이고, (b)는 종단면도이다.
도시된 바와 같이, 종래의 반도체 패키지는 리드 프레임(1)의 패들(2) 상면에 반도체 칩(3)이 부착되어 있고, 그 반도체 칩(3)의 칩 패드(3a)와 리드 프레임(1)의 인너 리드(1a)가 금속 와이어(4)로 연결되어 있으며, 상기 리드 프레임(1)의 아웃 리드(1b) 하면이 외부로 노출이 되도록 상기 반도체 칩(3)을 포함한 전체를 감싸도록 에폭시로 몰딩한 몰딩부(5)로 구성되어 있는 것이다.
이와 같이 구성되어 있는 종래의 반도체 패키지는 프로그래시브 금형을 이용한 스탬핑과 에칭의 방법으로 리드 프레임(1)을 제작하고, 그 리드 프레임(1)의 패들(2) 상면에 반도체 칩(3)을 부착하는 다이본딩 공정을 실시하며, 상기 리드 프레임(1)의 인너 리드(1a)와 반도체 칩(3)의 칩 패드(3a)를 금속 와이어(4)로 연결하는 와이어 본딩 공정을 실시한 후, 패드(3a)를 금속 와이어(4)로 연결하는 와이어 본딩 공정을 실시한 후, 상기 리드 프레임(1)의 아웃 리드(1b) 하면이 외부로 노출이 되도록 반도체 칩(3)을 포함한 전체를 감싸도록 에폭시로 몰딩하는 순서로 제조하는 것이다.
그러나, 상기와 같은 종래의 반도체 패키지는 인너 리드(1a)가 반도체 칩(3)의 상부 양측에 설치되어 있는 상태로써 반도체 패키지를 경박단소화 시키는데 한계가 있는 것이다.
그리고, 반도체 칩(3)을 감싸도록 에폭시로 몰딩되어 있어 패키지가 작동시 반도체 칩(3)에서 발생하는 열의 방출이 용이치 못하게 되어 상기 반도체 칩(3)과 에폭시의 게면에서 크랙 또는 깨짐의 발생으로 패키지의 신뢰성이 저하되는 문제점이 있었던 것이다.
본 발명이 주 목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 패키지를 제공함에 있다.
본 발명의 다른 목적은 인너 리드를 반도체 칩의 상면에 설치되도록 하여 패키지를 경박단소화 시키는데 적합한 반도체 패키지를 제공함에 있다.
본 발명의 또 다른 목적은 반도체 칩의 하면이 패키지의 외부로 노출이 되도록 하여 패키지 작동시 열방출이 용이 하도록 함으로써 후 공정에서 패키지의 신뢰성이 저하되는 것을 방지하는 데 적합한 반도체 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 반도체 칩의 상면 양측에 접착제로 수개의 리드가 부착 되고, 상기 반도체 칩의 칩 패드와 상기 리드의 인너 리드가 금속 와이어로 연결되며, 상기 리드의 아웃 리드가 외부에 노출된 상태로 금속 와이어와 인너 리드를 포함한 반도체 칩의 상면을 이엠시로 몰딩한 것을 특징으로 하는 반도체 패키지가 제공된다.
상기 이엠시는 소정 높이를 갖고, 상기 반도체 칩의 측면을 감싸도록 설치된 것을 특징으로 한다.
또한, 반도체 칩의 상면 양측에 수개의 리드가 접착제로 부착되고, 그 각각의 리드는 인너 리드 하면이 반도체 칩과 범프로 전기적인 연결이 되며, 상기 리드의 아웃 리드가 외부에 노출된 상태로 솔더와 인너 리드를 포함한 반도체 칩의 상면을 이엠시로 몰딩한 것을 특징으로 하는 반도체 패키지를 제공된다.
상기 이엠시는 소정 높이를 갖고, 상기 반도체 칩의 측며을 감싸도록 설치된 것을 특징으로 한다.
이하, 상기와 같이 구성되어 있는 본 발명의 반도체 패키지를 첨부 된 도면의 실시례에 의거하여 보다 상세히 설명한다.
제2도는 본 발명 반도체 패키지의 일실시례를 보인 것으로, (a)는 종단면도이고, (b)는 평면도이고, (c)는 저면도이다.
도시된 바와 같이, 본 발명의 반도체 패키지는 반도체 칩(10)의 상면 양측에 접착제(11)로 수개의 리드(12)가 부착되고, 상기 반도체 칩(10)의 칩 패드(10a)와 상기 리드(12)의 인너 리드(12a)가 금속 와이어(13)로 연결되며, 상기 리드(12)의 아웃 리드(12b) 상면이 외부에 노출된 상태로 금속 와이어(13)와 인너 리드(12a)를 포함한 반도체 칩(10)의 상면이 이엠시(14)로 몰딩된 것이다.
제3도는 제2도의 다른 실시례를 보인 것으로, (a)는 종단면도이고, (b)는 평면도이며, (c)는 저면도이다.
도시된 바와 같이, 기본적인 구성은 제2도에 도시된 일실시례와 동일하며 상기 이엠시(14)가 소정 높이를 갖고, 상기 반도체 칩(10)의 측면을 감싸돌고 설치된 것을 특징으로 한다.
제4도는 제2도의 또다른 실시례를 보인 것으로, (a)는 종단면도이고, (b)는 평면도이며, (c)는 저면도이다.
도시된 바와 같이, 반도체 칩(20)의 상면 양측에 접착제(21)로 수개의 리드(22)가 부착되고, 그 각각의 리드(22)는 인너 리드(22a)의 하면이 반도체 칩(20)과 범프(23)로 전기적인 연결이 되며, 상기 리드(22)의 아웃 리드(22b)가 외부에 노출된 상태로 범프(23)와 인너 리드(22a)를 포함한 반도체 칩(20)의 상면을 이엠시(24)로 몰딩한 것이다.
제5도는 제2도의 또다른 실시례를 보인것으로, 도시된 바와 같이, 기본적인 구성은 제4도와 동일하며 단지 상기 이엠시(24)가 소정의 높이를 갖고, 상기 반도체 칩(20)의 측면을 감싸도록 형성되어 있는 것을 특징으로 하는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명의 반도체 패키지는 리드가 반도체 칩의 상면에 위치하도록 하여 반도체 패키지를 경박단소화 시키는 효과가 있으며, 또한, 반도체 칩이 외부에 노출되도록 패키지의 하면에 위치하도록 하여 패키지 작동시 반도체 칩에서 발생하는 열이 외부로 방출하는 용이하도록 함과 아울러 반도체 칩과 열특성이 상이한 재료인 이엠시와의 계면을 최소화하여패키지의 크랙 또는 개짐을 방지하므로써 후공정에서의 신뢰성이 향상되는 효과가 있는 것이다.

Claims (4)

  1. 반도체 칩의 상면 양측에 접착제로 수개의 리드가 부착되고, 상기 반도체 칩의 칩 패드와 상기 리드의 인너 리드가 금속 와이어로 연결되며, 상기 리드의 아웃 리드가 외부에 노출된 상태로 금속 와이어와 인너리드를 포함한 반도체 칩의 상면을 이엠시로 몰딩한 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 이엠시는 소정 높이를 갖고, 상기 반도체 칩의 측면을 감싸도록 설치된 것을 특징으로 하는 반도체 패키지.
  3. 반도체 칩의 상면 양측에 수개의 리드가 접착제로 부착되고, 그 각각의 리드는 인너 리드 하면이 반도체 칩과 범프로 전기적인 연결이 되며, 상기 리드의 아웃 리드가 외부에 노출된 상태로 솔더와 인너 리드를 포함한 반도체 칩의 상면을 이엠시로 몰딩한 것을 특징으로 하는 반도체 패키지.
  4. 제3항에 있어서, 상기 이엠시는 소정 높이를 갖고, 상기 반도체 칩의 측면을 감싸도록 설치된 것을 특징으로 하는 반도체 패키지.
KR1019950022842A 1995-07-28 1995-07-28 반도체 패키지 KR0152941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950022842A KR0152941B1 (ko) 1995-07-28 1995-07-28 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022842A KR0152941B1 (ko) 1995-07-28 1995-07-28 반도체 패키지

Publications (1)

Publication Number Publication Date
KR0152941B1 true KR0152941B1 (ko) 1998-10-01

Family

ID=19422008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022842A KR0152941B1 (ko) 1995-07-28 1995-07-28 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0152941B1 (ko)

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US6211574B1 (en) Semiconductor package with wire protection and method therefor
US5483098A (en) Drop-in heat sink package with window frame flag
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US6476478B1 (en) Cavity semiconductor package with exposed leads and die pad
KR19980067735A (ko) 반도체 패키지의 제조방법
KR0152941B1 (ko) 반도체 패키지
JP3134445B2 (ja) 樹脂封止型半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP2003007933A (ja) 樹脂封止型半導体装置
KR0132404Y1 (ko) 반도체 패키지
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
KR0179288B1 (ko) 반도체 패키지
KR0133386Y1 (ko) 반도체 패키지
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
JPH0738036A (ja) 半導体装置の製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JP4356960B2 (ja) 樹脂封止型半導体装置
JPH02202042A (ja) 樹脂封止型半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
KR0132405Y1 (ko) 반도체 패키지
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
KR200313831Y1 (ko) 바텀리드패키지
KR100244502B1 (ko) 칩 사이즈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee