KR19990038554U - 칩 사이즈 패키지 - Google Patents

칩 사이즈 패키지 Download PDF

Info

Publication number
KR19990038554U
KR19990038554U KR2019980004642U KR19980004642U KR19990038554U KR 19990038554 U KR19990038554 U KR 19990038554U KR 2019980004642 U KR2019980004642 U KR 2019980004642U KR 19980004642 U KR19980004642 U KR 19980004642U KR 19990038554 U KR19990038554 U KR 19990038554U
Authority
KR
South Korea
Prior art keywords
semiconductor chip
size package
chip
package
chip size
Prior art date
Application number
KR2019980004642U
Other languages
English (en)
Other versions
KR200211272Y1 (ko
Inventor
장해도
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR2019980004642U priority Critical patent/KR200211272Y1/ko
Publication of KR19990038554U publication Critical patent/KR19990038554U/ko
Application granted granted Critical
Publication of KR200211272Y1 publication Critical patent/KR200211272Y1/ko

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 칩 사이즈 패키지에 관한 것으로, 종래 기술은 반도체 칩의 저면에 외부와의 전기적인 단자 역할을 하는 리드가 돌출되어 있으며, 상기 반도체 칩과 리드와의 전기적인 연결을 이루는 와이어를 포함하여 몰딩을 하므로 패키지의 경박 단소화에 한계가 발생하며, 아울러 제조 비용의 절감에 한계가 발생하는 바, 이에 본 고안은 반도체 칩과, 그 반도체 칩의 저면에 부착되는 다수개의 범프와, 상기 반도체 칩 및 범프 전체를 에폭시 수지로 몰딩하는 몸체부와, 상기 각각의 범프 저면에 부착되어 외부 연결단자를 이루는 솔더볼로 구성되는 것을 특징으로 하는 칩 사이즈 패키지를 제공함으로써, 패키지의 경박 단소화 및 제조 공정의 단순화와 금형의 간략화로 인하여 제조 비용을 절감할 수 있다.

Description

칩 사이즈 패키지
본 고안은 칩 사이즈 패키지에 관한 것으로, 특히 패키지의 경박 단소화 및 제조비용을 절감할 수 있는 칩 사이즈 패키지에 관한 것이다.
도 1은 일반적인 칩 사이즈 패키지로 버텀 리드 패키지(BLP ; BOTTOM LEAD PACKAGE; 이하 비엘피로 약칭함)를 일예로 보인 것으로, 이 비엘피는 반도체 칩(1)과, 이 반도체 칩(1)의 저면 양측에 절연성 양면 테이프(T)로 접착되며 하측으로 절곡 형성된 리드(2)와, 상기 반도체 칩(1)의 저면에 형성된 칩 패드(1a)와 상기 각각의 리드(2)를 전기적으로 연결하는 금속 와이어(3)와, 상기 리드(2)의 저면을 외부로 노출시킴과 아울러 상기 반도체 칩(1), 금속와이어(3)를 보호하기 위하여 그 전체를 에폭시로 몰딩하는 몸체부(4)로 구성되어 있다.
이와 같이 구성되어 있는 비엘피는 일정 간격으로 나열 설치되어 있는 리드(2)의 상면에 절연성 테이프(T)를 이용하여 반도체 칩(1)을 고정 부착하고, 그 반도체 칩(1)의 상면에 형성되어 있는 다수개의 칩 패드(1a)와 리드(2)를 각각 금속와이어(3)로 연결하며, 상기 리드(2)의 저면이 외부로 노출되도록 반도체 칩(1)의 상면 및 리드(2)의 저면에 각각 상부 금형(5a) 및 하부 금형(5b)을 배치하여 상기 반도체 칩(1)과 금속와이어(3)를 감싸도록 에폭시로 몸체부(4)를 형성하여 완성한다.
그러나, 상기와 같은 종래 기술은 반도체 칩(1)의 저면에 외부와의 전기적인 단자 역할을 하는 리드(2)가 돌출되어 있으며, 상기 반도체 칩(1)과 리드(2)와의 전기적인 연결을 이루는 금속와이어(3)를 포함하여 몰딩을 하므로 패키지의 경박 단소화에 한계가 발생하며, 아울러 제조 비용의 절감에 한계가 발생하는 문제점이 있었다.
따라서, 본 고안은 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 패키지의 경박 단소화 및 제조 공정을 단순화함으로써 제조 비용의 절감에 기여할 수 있는 칩 사이즈 패키지를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 의한 칩 사이즈 패키지의 일종인 버텀 리드 패키지를 보인 종단면도.
도 2a 내지 도 2c는 종래 기술에 의한 버텀 리드 패키지의 제조공정을 순차적으로 보인 종단면도.
도 3은 본 고안에 의한 칩 사이즈 패키지의 구조를 보인 종단면도.
도 4a 내지 도 4c는 본 고안에 의한 칩 사이즈 패키지의 제조공정을 순차적으로 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10 ; 반도체 칩 11 ; 범프
12 ; 몸체부 13 ; 솔더볼
상기와 같은 본 고안의 목적을 달성하기 위하여, 반도체 칩과, 그 반도체 칩의 저면에 부착되는 다수개의 범프와, 상기 반도체 칩 및 범프 전체를 에폭시 수지로 감싸는 몸체부와, 상기 각각의 범프 저면에 부착되어 외부 연결단자를 이루는 솔더볼로 구성되는 것을 특징으로 하는 칩 사이즈 패키지가 제공된다.
이하, 본 고안에 의한 칩 사이즈 패키지의 실시예를 첨부된 도면에 의거하여 설명하면 다음과 같다.
본 고안의 칩 사이즈 패키지는 도 3에 도시한 바와 같이, 반도체 칩(10)과, 그 반도체 칩(10)의 저면에 형성된 칩패드(미도시)에 부착되는 다수개의 범프(11)와, 상기 반도체 칩(10) 및 범프(11)를 보호하기 위하여 그 전체를 에폭시 수지로 몰딩하는 몸체부(12)와, 상기 각각의 범프(11)의 저면에 부착되어 외부 연결단자를 이루는 솔더볼(13)로 구성된다.
상기와 같이 구성된 본 고안에 의한 칩 사이즈 패키지의 제조방법을 설명하면 다음과 같다.
반도체 칩(10)의 저면에 형성된 칩패드(미도시)에 각각 범프(11)를 부착하고, 도 4a와 같이 상기 범프(11)가 부착된 반도체 칩(10)의 하면에 접착력이 우수한 유브이 테이프(UV TAPE)(14)를 부착하며, 도 4b와 같이 상기 반도체 칩(10)과 범프(11)를 둘러싸도록 상부 금형(15)을 씌운다.
그리고 상기 상부 금형(15)에 형성된 몰딩액 주입구(15a)로 에폭시 수지를 주입하여 소정의 시간 동안 경화시킨 후, 상기 유브이 테이프(14)에 광원을 조사하여 유비이 테이프(14)로부터 상부 금형(15)을 분리시켜 몸체부(12)를 형성한다.
그후, 도 4c에 도시한 바와 같이 몸체부(12)가 형성된 다수개의 범프(11) 저면에 외부와의 연결단자를 이루는 각각 솔더볼(13)을 부착함으로써 칩 사이즈 패키지의 제조가 완료된다.
이상에서 설명한 바와 같이, 본 고안에 의한 칩 사이즈 패키지는 외부와의 전기적인 단자 역할을 하는 리드 및 반도체 칩과 리드를 연결하는 와이어를 제거함으로써 몰딩시 패키지를 경박 단소화할 수 있으며, 제조 공정의 단순화 및 금형의 간략화로 인하여 제조 비용을 절감할 수 있다.

Claims (1)

  1. 반도체 칩과, 그 반도체 칩의 저면에 부착되는 다수개의 범프와, 상기 반도체 칩 및 범프 전체를 에폭시 수지로 몰딩하는 몸체부와, 상기 각각의 범프 저면에 부착되어 외부 연결단자를 이루는 솔더볼로 구성되는 것을 특징으로 하는 칩 사이즈 패키지.
KR2019980004642U 1998-03-27 1998-03-27 칩 사이즈 패키지 KR200211272Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980004642U KR200211272Y1 (ko) 1998-03-27 1998-03-27 칩 사이즈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980004642U KR200211272Y1 (ko) 1998-03-27 1998-03-27 칩 사이즈 패키지

Publications (2)

Publication Number Publication Date
KR19990038554U true KR19990038554U (ko) 1999-10-25
KR200211272Y1 KR200211272Y1 (ko) 2001-06-01

Family

ID=69505777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980004642U KR200211272Y1 (ko) 1998-03-27 1998-03-27 칩 사이즈 패키지

Country Status (1)

Country Link
KR (1) KR200211272Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076838A (ko) * 2001-03-30 2002-10-11 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076838A (ko) * 2001-03-30 2002-10-11 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR200211272Y1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
US7446397B2 (en) Leadless semiconductor package
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
US6781222B2 (en) Semiconductor package having vertically mounted passive devices under a chip and a fabricating method thereof
US8981575B2 (en) Semiconductor package structure
US5708304A (en) Semiconductor device
US6803645B2 (en) Semiconductor package including flip chip
KR0179834B1 (ko) 컬럼형 패키지
KR19990038554U (ko) 칩 사이즈 패키지
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR0179922B1 (ko) 직립형 패키지
KR100237566B1 (ko) 반도체 박형 패키지
KR0163524B1 (ko) 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지
KR19990016941A (ko) 적층가능한 비지에이 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR0138296Y1 (ko) 하이핀 패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
KR100234730B1 (ko) 반도체 패키지 및 그 제조방법
KR100244502B1 (ko) 칩 사이즈 패키지
KR100674502B1 (ko) Blp형 반도체 칩 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR19980036943A (ko) 칩 사이즈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee