KR19990016941A - 적층가능한 비지에이 패키지 - Google Patents
적층가능한 비지에이 패키지 Download PDFInfo
- Publication number
- KR19990016941A KR19990016941A KR1019970039671A KR19970039671A KR19990016941A KR 19990016941 A KR19990016941 A KR 19990016941A KR 1019970039671 A KR1019970039671 A KR 1019970039671A KR 19970039671 A KR19970039671 A KR 19970039671A KR 19990016941 A KR19990016941 A KR 19990016941A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- substrate
- chip
- stackable
- lower substrates
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 적층가능한 비지에이 패키지에 관한 것으로, 종래 비지에이 패키지는 적층에 의한 용량증대가 불가능한 문제점이 있었다. 본 발명 적층가능한 비지에이 패키지는 상.하부 서브스트레이트(11)(11')의 사이에 다수개의 리드(12)를 이용하여 전기적으로 연결하고, 상기 상,하부 서브스트레이트(11)(11')의 상,하면에 외부단자인 복수개의 솔더볼(17)을 설치하여, 다른 패키지를 적층할 수 있도록 함으로써, 적층에 의한 패키지의 용량증대가 가능한 효과가 있다.
Description
본 고안은 적층가능한 비지에이 패키지(BALL GRID ARRAY PACKAGE)에 관한 것으로, 특히, 패키지를 적층하여 용량증대가 가능토록 한 것을 특징으로 하는 적층가능한 비지에이 패키지에 관한 것이다.
일반적으로 비지에이 패키지는 주어진 공간에서 다핀화를 실현할 수 있고, 외부리드의 길이가 짧아서 신호전달이 정확하게 이루어지며, 패키지의 실장시 리플로우하여 일시에 실장할 수 있는 등의 장점이 있다. 이와 같은 일반적인 비지에이 패키지가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도 1은 종래 비지에이 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 종래 비지에이 패키지는 다수개의 회로선(1a)이 내설되어 있는 서브스트레이트(1)와, 그 서브스트레이트(1)의 상면 중앙에 접착제(2)로 부착되어 있는 반도체 칩(3)과, 그 칩(3)의 상면에 형성되는 다수개의 칩패드(3a)들과 상기 서브스트레이트(1)에 내설되어 있는 회로선(1a)의 상단부에 각각 전기적으로 연결되어 있는 금속와이어(4)와, 상기 칩(3), 금속와이어(4)들을 보호하기 위하여 서브스트레이트(1)의 상면에 에폭시로 몰딩되어 있는 몸체부(5)와, 상시 회로선(1a)의 하단부에 각각 연결되도록 서브스트레이트(1)의 하면에 부착되어 있는 복수개의 솔더볼(6)로 구성되어 있다.
상기와 같이 구성되어 있는 종래 비지에이 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 서브스트레이트(1)의 상면 중앙에 접착제(2)를 이용하여 반도체 칩(3)을 고정부착하는 다이본딩을 실시하고, 그 칩(3)의 상면에 형성된 칩패드(3a)들과 서브스트레이트(1)에 내설된 회로선(1a)의 상단부를 각각 금속와이어(4)로 연결하는 와이어본딩을 실시하며, 상기 칩(3), 금속와이어(4)들을 보호하기 위하여 서브스트레이트(1)의 상면에 에폭시로 몰딩하여 몸체부(5)를 형성하는 몰딩을 실시하고, 상기 회로선(1a)의 하단부에 연결되도록 서브스트레이트(1)의 하면에 솔더볼(6)들을 각각 부착하는 솔더볼어태치를 실시하여 패키지를 완성한다.
그러나, 상기와 같이 구성되어 있는 패키지(P)는 구조적으로 적층이 불가능하여, 적층에 의하여 패키지(P)의 용량증대가 불가능한 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 적층이 가능하여 패키지의 용량을 증대할 수 있도록 하는데 적합한 적층가능한 비지에이 패키지를 제공함에 있다.
도 1은 종래 비지에이 패키지의 구조를 보인 종단면도.
도 2는 본 발명 적층가능한 비지에이 패키지의 구조를 보인 종단면도.
* 도면의 주요 부분에 대한 부호의 설명
11a,11a': 회로선 11,11': 상,하부 서브스트레이트
12 : 리드 13 : 접착제
14a: 칩패드 14 : 칩
15 : 금속와이어 16 : 몸체부
17 : 솔더볼
상기와 같은 본 발명의 목적을 달성하기 위하여 상,하측에 일정간격으로 두고 설치되며 내측에 다수개의 회로선이 내설되어 있는 상,하부 서브스트레이트와, 상기 상,하부 서브스트레이트의 사이에 설치되어 상부 서브스트레이트에 내설되어 있는 회로선과 하부 서브스트레이트에 내설되어 있는 회로선을 전기적으로 연결하는 다수개의 리드와, 상기 하부 서브스트레이트의 상면에 접착제로 고정부착되는 반도체 칩과, 그 칩의 상면에 형성되어 있는 다수개의 칩패드들과 상기 하부 서브스트레이트에 내설되어 있는 회로선의 상단부를 각각 연결하는 금속와이어들과, 상기 칩, 금속와이어, 리드의 일정부분을 감싸도록 상,하부 서브스트레이트의 사이에 형성되는 몸체부와, 상기 상부 서브스트레이트에 내설된 회로선의 상단부와 하부 서브스트레이트에 내설된 회로선의 하단부에 연결되도록 상,하부 서브스트레이트의 상,하면에 부착되는 다수개의 솔더볼들을 구비하여서 구성되는 것을 특징으로 하는 적층가능한 비지에이 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 적층가능한 비지에이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 적층가능한 비지에이 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 본 발명 적층가능한 비지에이 패키지는 상,하측에 일정간격으로 두고 설치되며 그 내측에 다수개의 회로선(11a)(11a')이 각각 내설되어 있는 사각형의 상,하부 서브스트레이트(11)(11')와, 상기 상,하부 서브스트레이트(11)(11')의 사이에 설치되어 상부 서브스트레이트(11)에 내설되어 있는 회로선(11a)과 하부 서브스트레이트(11')에 내설되어 있는 회로선(11a')이 전기적으로 연결되도록 상향절곡되어 설치되는 다수개의 리드(12)와, 상기 하부 서브스트레이트(11')의 상면에 접착제(13)로 고정부착되는 반도체 칩(14)과, 그 칩(14)의 상면에 형성되어 있는 다수개의 칩패드(14a)들과 상기 하부 서브스트레이트(11')에 내설되어 있는 회로선(11a')의 상단부를 각각 연결하는 금속와이어(15)들과, 상기 칩(14), 금속와이어(15), 리드(12)의 일정부분을 감싸도록 상,하부 서브스트레이트(11)(11')의 사이에 에폭시로 몰딩되는 몸체부(16)와, 상기 상부 서브스트레이트(11)에 내설된 회로선(11a)의 상단부와 하부 서브스트레이트(11')에 내설된 회로선(11a')의 하단부에 연결되도록 상,하부 서브스트레이트(11)(11')의 상,하면에 부착되는 다수개의 솔더볼(17)들을 구비하여서 구성된다.
상기와 같이 구성되어 있는 본 발명 적층가능한 비지에이 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 하부 서브스트레이트(11')의 상면 가장자리에 외측방향으로 상향절곡된 다수개의 리드(12)를 회로선(11a')에 연결되도록 일정간격으로 나열설치하는 리드본딩공정을 수행한다. 그런 다음, 하부 서브스트레이트(11')의 상면 중앙에 접착제(13)를 이용하여 반도체 칩(14)를 고정부착하는 다이본딩공정을 수행한다. 그런 다음, 상기 반도체 칩(14)의 상면에 형성된 다수개의 칩패드(14a)들과 회로선(11a')의 상단부를 금속와이어(15)로 각각 연결하는 와이어본딩공정을 수행한다. 그런 다음, 몰딩금형으로 이동하여 상기 칩(14), 금속와이어(15), 리드(12)의 일정부분을 몰딩하는 몰딩공정을 수행한다. 그런 다음, 하부 서브스트레이트(11')에 내설된 회로선(11a')의 하단부에 연결되도록 하부 서브스트레이트(11')의 하면에 다수개의 솔더볼(17)을 부착하는 솔더볼어태치공정을 수행한다. 그런 다음, 마지막으로 리드(12)의 상단부에 회로선(11a)의 하단부가 연결되도록 상면에 솔더볼(17)이 부착된 상부 서브스트레이트(11)를 실장하는 기판실장공정을 수행하여 패키지를 완성한다.
이와 같이 제조된 패키지는 2개 이상의 패키지의 적층이 가능하며, 그 적층되는 패키지의 형태도 볼형태의 외부단자를 갖는 패키지 또는 걸 타입의 리드(GULL LEAD)를 갖는 패키지등 다양한 형태의 패키지의 적층이 가능한다
이상에서 상세히 설명한 바와 같이 본 발명 적층가능한 비지에이 패키지는 상.하부 서브스트레이트의 사이에 다수개의 리드를 이용하여 전기적으로 연결하고, 상기 상,하부 서브스트레이트의 상,하면에 외부단자인 복수개의 솔더볼을 설치하여, 다른 패키지를 적층할 수 있도록 함으로써, 적층에 의한 패키지의 용량증대가 가능한 효과가 있다.
Claims (1)
- 상,하측에 일정간격으로 두고 설치되며 내측에 다수개의 회로선이 내설되어 있는 상,하부 서브스트레이트와, 상기 상,하부 서브스트레이트의 사이에 설치되어 상부 서브스트레이트에 내설되어 있는 회로선과 하부 서브스트레이트에 내설되어 있는 회로선을 전기적으로 연결하는 다수개의 리드와, 상기 하부 서브스트레이트의 상면에 접착제로 고정부착되는 반도체 칩과, 그 칩의 상면에 형성되어 있는 다수개의 칩패드들과 상기 하부 서브스트레이트에 내설되어 있는 회로선의 상단부를 각각 연결하는 금속와이어들과, 상기 칩, 금속와이어, 리드의 일정부분을 감싸도록 상,하부 서브스트레이트의 사이에 형성되는 몸체부와, 상기 상부 서브스트레이트에 내설된 회로선의 상단부와 하부 서브스트레이트에 내설된 회로선의 하단부에 연결되도록 상,하부 서브스트레이트의 상,하면에 부착되는 다수개의 솔더볼들을 구비하여서 구성되는 것을 특징으로 하는 적층가능한 비지에이 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970039671A KR19990016941A (ko) | 1997-08-20 | 1997-08-20 | 적층가능한 비지에이 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970039671A KR19990016941A (ko) | 1997-08-20 | 1997-08-20 | 적층가능한 비지에이 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990016941A true KR19990016941A (ko) | 1999-03-15 |
Family
ID=66046957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970039671A KR19990016941A (ko) | 1997-08-20 | 1997-08-20 | 적층가능한 비지에이 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990016941A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101134309B1 (ko) * | 2010-03-02 | 2012-04-13 | 성보 피앤티 주식회사 | 3속제어가 가능한 유압모터와 그 제어방법 |
-
1997
- 1997-08-20 KR KR1019970039671A patent/KR19990016941A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101134309B1 (ko) * | 2010-03-02 | 2012-04-13 | 성보 피앤티 주식회사 | 3속제어가 가능한 유압모터와 그 제어방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446397B2 (en) | Leadless semiconductor package | |
| US7115977B2 (en) | Multi-chip package type semiconductor device | |
| US7687893B2 (en) | Semiconductor package having leadframe with exposed anchor pads | |
| US20090057822A1 (en) | Semiconductor component and method of manufacture | |
| US5708304A (en) | Semiconductor device | |
| US20040241908A1 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
| US20040056338A1 (en) | Near chip size semiconductor package | |
| US6469395B1 (en) | Semiconductor device | |
| KR0179834B1 (ko) | 컬럼형 패키지 | |
| US8283757B2 (en) | Quad flat package with exposed common electrode bars | |
| KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| KR19990016941A (ko) | 적층가능한 비지에이 패키지 | |
| KR20020057351A (ko) | 볼 그리드 어레이 패키지와 그 실장 구조 | |
| KR200211272Y1 (ko) | 칩 사이즈 패키지 | |
| KR0173930B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3825196B2 (ja) | 電子回路装置 | |
| JP2993480B2 (ja) | 半導体装置 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 | |
| KR19990055508A (ko) | 에리어 어레이 패키지 및 그 제조방법 | |
| KR0179922B1 (ko) | 직립형 패키지 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR100250148B1 (ko) | 비지에이 반도체 패키지 | |
| KR0138296Y1 (ko) | 하이핀 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |