KR19980036943A - 칩 사이즈 패키지 - Google Patents
칩 사이즈 패키지 Download PDFInfo
- Publication number
- KR19980036943A KR19980036943A KR1019960055614A KR19960055614A KR19980036943A KR 19980036943 A KR19980036943 A KR 19980036943A KR 1019960055614 A KR1019960055614 A KR 1019960055614A KR 19960055614 A KR19960055614 A KR 19960055614A KR 19980036943 A KR19980036943 A KR 19980036943A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- chip
- chip size
- size package
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
본 발명은 칩 사이즈 패키지에 관한 것으로, 종래의 칩 사이즈 패키지 형태인 칼럼 리드 패키지는 와이어 본딩을 필수적으로 수행하여야 하므로 와이어 루프 높이 만큼 패키지의 두께가 두꺼워지게 되어 경박단소화에 한계가 있는 문제점이 있었다. 본 발명 칩 사이즈 패키지는 금속와이어를 이용한 와이어본딩을 배제하고 이방성전도성테이프를 채용하여 칩의 패드와 기판의 연결단자를 연결함으로서, 종래 칼럼 리드 패키지 보다 두께를 줄일 수 있게 되어 패키지의 경박단소화를 실현하게 되는 효과가 있다.
Description
본 발명은 칩 사이즈 패키지(CSP: CHIP SIZE PACKAGE)에 관한 것으로, 특히 패키지의 크기를 경박단소화시키도록 하는데 적합한 칩 사이즈 패키지에 관한 것이다.
최근의 전자제품들이 소형화 되어가는 추세에 따라 그 전자제품에 내장되는 패키지들도 소형화되어 가는 것이 일반적인 추세이다. 이와 같은 일반적인 소형화된 패키지의 일종인 칼럼 리드 패키지(COLUMN LEAD PACKAGE)가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도 1은 종래 칼럼 리드 패키지의 구성을 보인 종단면도 및 평면도로서, 도시된 바와 같이, 상면에 일정깊이의 안착부(1a)가 구비된 몸체부(1)와, 그 몸체부(1)의 가장자리에 상,하방향으로 내설되어 있는 다수개의 리드(2)와, 상기 안착부(1a)의 저면에 접착제(3)로 부착되는 반도체 칩(4)과, 그 칩(4)의 상면에 형성되는 다수개의 패드(미도시)와 상기 리드(2)를 각각 전기적으로 연결하는 금속와이어(5)와, 상기 칩(4), 금속와이어(5)를 감싸도록 안착부(1a)의 내측에 형성된 포팅부(6)로 구성되어 있다.
이와 같이 구성되는 종래 칼럼 리드 패키지는 다수개의 리드(2)가 가장자리에 상,하방향으로 내설되어 있는 사각봉상의 바(BAR)상태에서 일정길이로 절단하여 날개로 분리한다. 이와 같은 상태에서 상기 에폭시(EPOXY)로된 몸체부(1)의 상면을 그라인딩(GRINDING)하여 일정깊이의 안착부(1a)를 형성하고, 그 안착부(1a)의 저면에 접착제(3)로 반도체 칩(4)를 부착한다. 그런 다음, 상기 반도체 칩(4)의 상면에 형성된 다수개 패드(미도시)와 리드(2)를 각각 금속와이어(5)로 연결하고, 상기 칩(4), 금속와이어(5)를 감싸도록 안착부(1a)에 포팅액을 주입하여 포팅부(6)를 형성함으로서 패키지가 완성된다.
그러나, 상기와 같은 종래 칼럼 리드 패키지는 와이어 본딩(WIRE BONDING)을 필수적으로 수행하여야 하므로 와이어 루프 높이(WIRE LOOP HEIGHT) 만큼 패키지의 두께가 두꺼워지게 되어 경박단소화에 한계가 있는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 패키지를 경박단소화시키도록 하는데 적합한 칩 사이즈 패키지를 제공함에 있다.
도 1은 종래 칼럼 리드 패키지의 구성을 보인 종단면도 및 평면도.
도 2는 본 발명 칩 사이즈 패키지의 구조를 보인 종단면도.
도 3은 도 2의 A부를 확대하여 보인 종단면도.
도 4는 종래 기판의 구성을 보인 평면도.
*도면의 주요부분에 대한 부호의 설명*
11:칩11a:패드
12:기판12a:연결단자
13:이방성전도테이프13a:전도성물질
14:몰딩부
상기와 같은 본 발명의 목적을 달성하기 위하여 하면에 다수개의 패드가 형성된 반도체 칩과, 그 칩의 하부에 설치되며 다수개의 연결단자가 상,하방향으로 내설된 기판과, 상기 패드와 연결단자를 연결하는 전도성물질이 내설되며 상기 칩과 기판 사이에 개재되는 이방성전도테이프와, 상기 칩을 감싸도록 에폭시로 몰딩되는 몰딩부로 구성된 것을 특징으로 하는 칩 사이즈 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 칩 사이즈 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 칩 사이즈 패키지의 구조를 보인 종단면도이고, 도 3은 도 2의 A부를 확대하여 보인 종단면도이며, 도 4는 종래 기판의 구성을 보인 평면도이다.
도시된 바와 같이, 본 발명 칩 사이즈 패키지는 반도체 칩(11)과 기판(12)의 사이에 이방성전도테이프(13)이 설치된다.
상기 이방성전도테이프(13)는 도 3에 도시되어 있는 바와 같이 칩(11)에 형성되어 있는 다수개의 패드(11a) 하면과, 기판(12)이 상하방향으로 내설되어 있는 연결단자(12a)의 상면을 연결하는 전도성물질(13a)이 내설되어 있다.
그리고, 상기 칩(11)을 감싸도록 에폭시로 몰딩되는 몰딩부(14)가 형성된다.
이와 같이 구성되는 본 발명 칩 사이즈 패키지의 제조방법은 다음과 같다.
여러개의 기판(12)로 되어 있는 스트립상태에서 각각의 기판(12) 상면에 이방성전도테이프(13)를 개재하여 반도체 칩(11)을 부착한다. 이때 상기 이방성전도테이프(13)에 내설되어 있는 전도성물질(13a)에 의해 상기 칩(11)에 형성된 패드(11a)와 상기 기판(12)의 연결단자(12a)가 전기적인 연결이되도록 얼라인된 상태이다.
즉 도 4에 도시된 바와 같이, 기판(12)의 상면에는 다수개의 관통홀(12b)이 형성되어 있고, 그 다수개의 관통홀(12b)에는 각각 연결단자(12a)가 삽입고정되어 있는 구조로 되어 있다.
이와 같은 상태에서 상기 칩(11)을 감싸도록 에폭시로 몰딩하여 몰딩부(14)를 형성한다. 그런 다음, 마지막으로 상기 스트립상태의 기판(12)을 개개로 분리하여 패키지를 완성하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명 칩 사이즈 패키지는 금속와이어를 이용한 와이어본딩을 배제하고 이방성전도성테이프를 채용하여 칩의 패드와 기판의 연결단자를 연결함으로서, 종래 칼럼 리드 패키지 보다 두께를 줄일 수 있게 되어 패키지의 경박단소화를 실현하게 되는 효과가 있다.
Claims (1)
- 하면에 다수개의 패드가 형성된 반도체 칩과, 그 칩의 하부에 설치되며 다수개의 연결단자 상,하방향으로 내설된 기판과, 상기 패드의 연결단자를 연결하는 전도성물질이 내설되며 상기 칩과 기판 사이에 개재되는 이방성전도테이프와, 상기 칩을 감싸도록 에폭시로 몰딩되는 몰딩부로 구성된 것을 특징으로 하는 칩 사이즈 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055614A KR100218335B1 (ko) | 1996-11-20 | 1996-11-20 | 칩 사이즈 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055614A KR100218335B1 (ko) | 1996-11-20 | 1996-11-20 | 칩 사이즈 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980036943A true KR19980036943A (ko) | 1998-08-05 |
| KR100218335B1 KR100218335B1 (ko) | 1999-09-01 |
Family
ID=19482629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960055614A KR100218335B1 (ko) | 1996-11-20 | 1996-11-20 | 칩 사이즈 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100218335B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030033706A (ko) * | 2001-10-24 | 2003-05-01 | 앰코 테크놀로지 코리아 주식회사 | 플립칩 패키지 |
| KR100488489B1 (ko) * | 2002-03-07 | 2005-05-11 | 주식회사 케이이씨 | 칩 싸이즈 패키지 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IE55524B1 (en) * | 1983-06-13 | 1990-10-10 | Minnesota Mining & Mfg | Electrically and thermally conductive adhesive transfer tape |
| JPH06163801A (ja) * | 1992-11-27 | 1994-06-10 | Hitachi Ltd | 樹脂封止型半導体装置 |
-
1996
- 1996-11-20 KR KR1019960055614A patent/KR100218335B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030033706A (ko) * | 2001-10-24 | 2003-05-01 | 앰코 테크놀로지 코리아 주식회사 | 플립칩 패키지 |
| KR100488489B1 (ko) * | 2002-03-07 | 2005-05-11 | 주식회사 케이이씨 | 칩 싸이즈 패키지 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100218335B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US7262074B2 (en) | Methods of fabricating underfilled, encapsulated semiconductor die assemblies | |
| USRE35109E (en) | Semiconductor device and method for fabricating the same | |
| US7321162B1 (en) | Semiconductor package having reduced thickness | |
| US6339252B1 (en) | Electronic device package and leadframe | |
| US5708304A (en) | Semiconductor device | |
| US20020030259A1 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
| KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
| KR20050103234A (ko) | 멀티-다이 반도체 패키지 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| KR19980036943A (ko) | 칩 사이즈 패키지 | |
| KR200211272Y1 (ko) | 칩 사이즈 패키지 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| KR0163524B1 (ko) | 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| KR960005965A (ko) | 반도체 장치 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 | |
| KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
| KR0185514B1 (ko) | 칩 스케일 패키지 및 그 제조 방법 | |
| KR100337451B1 (ko) | 반도체패키지 | |
| WO2001009953A1 (en) | Lead frame with downset die pad | |
| KR100226773B1 (ko) | 반도체 소자의 패키지 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| KR100431315B1 (ko) | 반도체패키지및그제조방법 | |
| KR100267766B1 (ko) | 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100524 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |