KR100337451B1 - 반도체패키지 - Google Patents

Abstract

본 발명은 반도체 패키지에 관한 것으로, 반도체 패키지의 크기를 반도체 칩의 크기와 비숫한 크기로 형성하여 경박단소화한 반도체 패키지를 제공하므로서, 적은 패키지의 크기로 고집적화및 고성능화 할수 있는 것으로, 다수의 본드패드가 형성된 반도체 칩과; 상기 반도체 칩 위에 칩패드를 제외한 부분에 부착되며 다수의 리드패드와 다수의 랜드가 형성되어 서로 회로패턴으로 연결된 폴리이미드 필름과; 상기 반도체칩의 본드패드와 폴리이미드 필름의 리드패드를 연결하는 와이어와; 상기 폴리이미드 필름 상부에 형성된 랜드에 부착되어 외부로 신호를 인출하는 범프와; 외부의 산화 및 부식으로 부터 보호하도록 감싸진 수지재로 구성된 반도체 패키지이다.

Description

반도체패키지

본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게는 반도체패키지의 크기를 반도체칩의 크기와 비슷한 크기로 형성하여 경박단소화한 반도체패키지를 제공함으로써, 작은 패키지의 크기로 고집적화 및 고성능화시킬 수 있는 반도체패키지에 관한 것이다.

최근에 전자제품, 통신기기, 컴퓨터 등 모든 반도체 관련 제품들은 소형화되어 가고 있는 바, 이와 같이 전자제품들이 소형화되기 위해서는 먼저 반도체패키지의 크기를 작게 형성하면서 그 성능을 고기능화하여야 한다.

그러나, 이와 같이 반도체패키지의 크기를 작게 형성하기에는 종래의 반도체패키지 제조방법과 구조로는 한계가 있기에 새로운 형태의 반도체패키지 장치를 요구하게 되었다.

이렇게 되어 출현한 새로운 형태의 반도체패키지를 CSP(Chip Size Package; 칩 사이즈 패키지)라 하는데, 이는 반도체패키지의 크기를 반도체칩의 크기와 비슷한 크기로 반도체패키지를 형성함은 물론, 그 기능은 다기능화함으로써 전자제품에 탑재시 그 탑재되는 면적을 최소화하여 제품의 소형화를 이룰 수 있도록 한 것이다.

따라서, 본 발명의 목적은 모든 신호인출단자를 반도체칩의 상면에 위치시켜, 전체적인 반도체패키지의 크기가 반도체칩의 크기에 유사해지도록 함으로써, 반도체패키지를 경박단소화하는데 있다.

이러한 본 발명의 목적을 달성하기 위해서는 다수의 본드패드가 형성된 반도체칩과; 상기 반도체칩 위에 본드패드를 제외한 부분에 부착되며 다수의 도전성 패드와 다수의 도전성 랜드가 형성되어 서로 회로패턴으로 연결된 폴리이미드 필름과; 상기 반도체칩의 본드패드와 폴리이미드 필름의 도전성 패드를 연결하는 와이어와; 상기 폴리이미드 필름 상부에 형성된 도전성 랜드에 부착되어 외부로 신호를인출하는 범프와; 외부의 산화 및 부식으로부터 보호하도록 감싸진 수지재로 구성된 것을 특징으로 하는 반도체패키지에 의해 가능하다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저 제1도의 반도체패키지를 참조하면 다수의 본드패드(12)가 형성된 반도체칩(11)위에 폴리이미드 필름(13)이 비전도성 접착제(15)로 부착되어 있다. 여기서, 상기 폴리이미드 필름(13)에는 다수의 도전성 패드(18)와 다수의 도전성 랜드(19)가 형성되어 있고, 상기 도전성 패드(18)와 도전성 랜드(19)는 회로패턴(21)으로 연결되어 있다. 또한, 상기 반도체칩(11)의 본드패드(12)와 폴리이미드 필름(13)의 도전성 패드(18)는 와이어(19)로 상호 접속되어 있다.

또한, 상기 폴리이미드 필름(13)에 형성된 도전성 랜드(19)에는 구형(求刑)의 도전성 범프(14)가 융착되어 반도체칩(11)의 신호를 외부로 인출할 수 있도록 되어 있고, 그 외부로는 산화 및 부식을 방지하기 위하여 수지재(17)로 감싸져 있다.

상기 폴리이미드 필름(13)에 형성된 범프(14)는 핀(14') 또는 리드로 형성할 수 있고, 이러한 폴리이미드 필름(13)은 단일체로 되거나, 또는 적어도 하나 이상의 윈도우(22)가 형성될 수 있다. 뿐만 아니라, 상기 폴리이미드 필름(13)의 저면에는 그라운드 플레인(24)과 파워 플레인(23)을 형성하여 패캐지를 고집적화할 수도 있다.

이와 같이 구성된 본 발명의 반도체패키지를 마더보드(Mother Board)에 실장시 반도체패키지의 도전성 패드(18)는 폴리이미드 필름(13)의 회로패턴(21)을 따라범프(14)를 통해 마더보드에 도통된다.

제2도는 본 발명의 다른 반도체패키지로서, 반도체칩(11)의 중앙부에도 본드패드(12)가 형성되어 있고, 이러한 본드패드(12)에서 폴리이미드 필름(13)의 도전성 패드(18)에 와이어(16)로 본딩할 수 있는 것으로, 제1도의 구성과 동일하나 중앙부에서 와이어(16)로 본드패드(12)와 도전성 패드(18)가 연결되는 점에 차이가 있다.

제3도는 본 발명에 따른 다른 반도체패키지로서, 폴리이미드 필름(13)의 도전성 랜드(19)에 부착되는 범프(14)를 핀(14') 또는 리드로 형성한 것이고, 제4도는 본 발명의 폴리이미드 패턴의 평면도로서, 중심부분에 본드패드(12)가 없는 회로패턴(21)에 대한 설계를 도시한다. 이것은 스태거드패드(Staggered Pad)로 형성하여 와이어 본딩을 보다 쉽게 할 수 있도록 디자인한 것이다. 여기서 도전성 패드(18)는 원하는 도전성 랜드(19)와 회로패턴(21)으로 연결된다.

제5도는 본 발명에 의한 폴리이미드 패턴의 평면도로서, 중심부에 본드패드(12)가 존재할 경우, 그것과 대응되는 영역에 윈도우(22)가 형성되고, 상기 윈도우(22)의 외주연에 다수의 도전성 패드(18) 및 도전성 랜드(19)가 형성된 것을 도시한 것이다. 또한 상기 도전성 패드(18) 및 도전성 랜드(19)는 회로패턴(21)으로 연결되어 있으며, 상기 도전성 패드(18)는 상기 윈도우(22)의 외주연뿐만 아니라 폴로이미드 필름의 최외측 주변에도 형성되어 있다.

제6도는 본 발명에 의한 폴리이미드 패턴의 저면도로서, 필요에 따라 전기적인 면을 고려하여 파워 플레인(23)과 그라운드 플레인(24)을 더 형성할 수 있는 것으로, 도면부호 25는 비아(Via)를 나타낸 것이다.

이상의 설명에서와 같이 본 발명의 반도체패키지는 그 크기를 반도체칩의 크기와 거의 비슷한 크기로 형성하여 경박단소화한 패키지를 제공하면서, 작은 패키지의 크기로 고집적화 및 고성능화할 수 있는 효과가 있다.

제1도는 본 발명에 따른 반도체패키지의 구조를 도시한 단면도이다.

제2도는 본 발명에 따른 다른 반도체패키지의 구조를 도시한 단면도이다.

제3도는 본 발명에 따른 다른 반도체패키지의 구조를 도시한 단면도이다.

제4도는 본 발명의 폴리이미드 패턴을 도시한 평면도이다.

제5도는 본 발명의 다른 폴리이미드 패턴을 도시한 평면도이다.

제6도는 본 발명의 다른 폴리이미드 패턴을 도시한 저면도이다.

* 도면의 주요부분에 대한 부호의 설명 *

11; 반도체칩 12; 본드패드

13; 폴리이미드 필름 14; 범프

15; 접착제 16; 와이어

Claims (4)

1. 상면에 다수의 본드패드가 형성된 반도체칩과; 상기 반도체칩 상면의 본드패드를 제외한 부분에 접착되며, 다수의 도전성 패드와 다수의 도전성 랜드가 형성되어 서로 회로패턴으로 연결된 폴리이미드 필름과; 상기 반도체칩의 본드패드와 폴리이미드 필름의 도전성 패드를 연결하는 다수의 와이어와; 상기 폴리이미드 필름 상부에 형성된 도전성 랜드에 융착되어 외부로 신호를 인출하는 다수의 범프와; 외부의 산화 및 부식으로부터 보호되도록 상기 반도체칩 및 폴리이미드 필름을 감싸서 형성된 수지재로 이루어진 것을 특징으로 하는 반도체패키지.
2. 제1항에 있어서, 상기 반도체칩과 폴리이미드 필름의 접착은 비전도성 접착제에 의해 이루어진 것을 특징으로 하는 반도체패키지.
3. 제1항에 있어서, 상기 폴리이미드 필름 상부에 형성된 범프는 핀 또는 리드로 형성된 것을 특징으로 하는 반도체패키지.
4. 제1항에 있어서, 상기 폴리이미드 필름의 저면에 그라운드 플레인과 파워 플레인이 더 형성된 것을 특징으로 하는 반도체패키지.