KR200198441Y1 - 반도체버텀리드패키지 - Google Patents

반도체버텀리드패키지 Download PDF

Info

Publication number
KR200198441Y1
KR200198441Y1 KR2019970028342U KR19970028342U KR200198441Y1 KR 200198441 Y1 KR200198441 Y1 KR 200198441Y1 KR 2019970028342 U KR2019970028342 U KR 2019970028342U KR 19970028342 U KR19970028342 U KR 19970028342U KR 200198441 Y1 KR200198441 Y1 KR 200198441Y1
Authority
KR
South Korea
Prior art keywords
chip
lead
package
bottom lead
lead package
Prior art date
Application number
KR2019970028342U
Other languages
English (en)
Other versions
KR19990015126U (ko
Inventor
이희용
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019970028342U priority Critical patent/KR200198441Y1/ko
Publication of KR19990015126U publication Critical patent/KR19990015126U/ko
Application granted granted Critical
Publication of KR200198441Y1 publication Critical patent/KR200198441Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 반도체 버텀 리드 패키지에 관한 것으로, 종래에는 실장시 노출된 리드의 하면에 한정적으로 땜납이 부착되어 피시비의 휨발생시 쉽게 떨어지는 문제점이 있었다. 본 고안 반도체 버텀 리드 패키지는 실장시 리드(13)의 주변에 땜납이 용융부착되도록 하여 피시비의 휨발생시 떨어지지 않고 실장력이 향상되는 효과가 있다.

Description

반도체 버텀 리드 패키지{BOTTOM LEAD PACKAGE}
본 고안은 반도체 버텀 리드 패키지에 관한 것으로, 특히 패키지의 실장력을 향상시키도록 하는데 적합한 반도체 버텀 리드 패키지에 관한 것이다.
일반적으로 경박단소화된 패키지의 일종으로 버텀 리드 패키지(BLP)가 소개되고 있는데, 이는 반도체 칩의 하면 양측에 다수개의 리드가 고정부착되어 있고, 그 리드와 칩의 칩패드는 각각 금속와이어로 연결되어 있으며, 상기 리드의 하면에 외부로 노출되도록 에폭시로 몰딩부가 형성된 구조로 되어 있다. 이와 같은 버텀 리드 패키지가 도 1 내지 도 3에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도 1은 종래 버텀 리드 패키지의 구조를 보인 정면도이고, 도 2는 종래 버텀 리드 패키지의 구조를 보인 평면도이며, 도 3은 도 2의 A-A'를 절취하여 보인 단면도로써, 도시된 바와 같이, 종래 버텀 리드 패키지는 반도체 칩(1)과, 그 칩(1)의 하면 양측에 절연성테이프(2)로 고정부착되는 다수개의 리드(3)와, 상기 칩(1)의 상면에 설치된 다수개의 칩패드(1a)와 리드(3)의 상면을 전기적으로 각각 연결하는 금속와이어(4)와, 상기 리드(3)의 하면을 외부로 노출시킴과 아울러 상기 칩(1), 금속와이어(4)를 감싸도록 에폭시로 몰딩된 몰딩부(5)로 구성되어 있다.
상기와 같이 구성되어 있는 종래 버텀 리드 패키지는 일정간격으로 나열설치되어 있는 리드(3)의 상면에 절연성테이프(2)를 이용하여 칩(1)을 고정부착하고, 그 칩(1)의 상면에 형성되어 있는 다수개의 칩패드(1a)와 리드(3)를 각각 금속와이어(4)로 연결하며, 상기 리드(3)의 하면이 외부로 노출됨과 아울러 상기 칩(1), 금속와이어(4)를 감싸도록 에폭시로 몰딩부(5)를 형성하여 완성한다.
그러나, 상기와 같이 구성되어 있는 종래 버텀 리드 패키지는 실장시 노출된 리드(3)의 하면에 땜납이 붙게되고, 이는 사용중에 기판의 뒤틀림 등에 의하여 쉽게 떨어지게 되어 실장력이 매우 약한 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 실장시 리드를 견고하게 부착하여 실장력을 향상시키도록 하는데 적합한 반도체 버텀 리드 패키지를 제공함에 있다.
도 1은 종래 버텀 리드 패키지의 구조를 보인 정면도.
도 2는 종래 버텀 리드 패키지의 구조를 보인 평면도.
도 3은 도 2의 A-A'를 절취하여 보인 단면도.
도 4는 본 고안 반도체 버텀 리드 패키지의 제1 실시예를 보인 정면도.
도 5는 본 고안 반도체 버텀 리드 패키지의 제1 실시예의 단면도.
도 6은 본 고안 반도체 버텀 리드 패키지의 제2 실시예를 보인 정면도.
도 7은 본 고안 반도체 버텀 리드 패키지의 제2 실시예의 단면도.
** 도면의 주요 부분에 대한 부호의 설명 **
11 : 칩 11a : 칩패드
12 : 절연성테이프 13 : 리드
14 : 금속와이어 15 : 몰딩부
20 : 땜납충진홈
상기와 같은 본 고안의 목적을 달성하기 위하여 다수개의 리드 상면에 반도체 칩이 고정부착되어 있고, 그 칩의 칩패드들과 리드는 금속와이어로 각각 연결되어 있으며, 상기 리드의 하면이 외부로 노출됨과 아울러 칩, 금속와이어를 감싸도록 에폭시로 몰딩부가 형성되어 있는 버텀 리드 패키지에 있어서, 상기 노출된 리드의 주변 몰딩부에 실장시 땜납이 충진되도록 일정깊이의 땜납충진홈을 각각 형성하여서 구성되는 것을 특징으로 하는 반도체 버텀 리드 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 고안 반도체 버텀 리드 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 4는 본 고안 반도체 버텀 리드 패키지의 제1 실시예를 보인 정면도이고, 도 5는 본 고안 반도체 버텀 리드 패키지의 제1 실시예의 단면도로써, 도시된 바와 같이, 본 고안 반도체 버텀 리드 패키지는 반도체 칩(11)과, 그 칩(11)의 하면 양측에 절연성테이프(12)로 고정부착되는 다수개의 리드(13)와, 상기 칩(11)의 상면에 설치된 다수개의 칩패드(11a)와 리드(13)의 상면을 전기적으로 각각 연결하는 금속와이어(14)와, 상기 리드(13)의 하면을 외부로 노출시킴과 아울러 상기 칩(11), 금속와이어(14)를 감싸도록 에폭시로 몰딩된 몰딩부(15)로 구성되어 있다.
그리고, 상기 노출된 리드(13)들의 주변 몰딩부(15)에는 일정깊이의 땜납충진홈(20)이 각각 형성되어 있어서, 패키지의 실장시 땜납충진홈(20)에 땜납이 충진될 수 있도록 되어 있다.
상기와 같이 구성되어 있는 본 고안 반도체 버텀 리드 패키지는 일정간격으로 나열설치되어 있는 리드(13)의 상면에 절연성테이프(12)를 이용하여 칩(11)을 고정부착하고, 그 칩(11)의 상면에 형성되어 있는 다수개의 칩패드(11a)와 리드(13)를 각각 금속와이어(14)로 연결하며, 상기 리드(13)의 하면이 외부로 노출됨과 아울러 상기 칩(11), 금속와이어(14)를 감싸도록 에폭시로 몰딩부(15)를 형성하는 순서는 종래와 유사하다.
여기서, 본 고안은 상기 몰딩부(15)를 형성하기 위한 금형에 땜납충진홈(20)을 형성하기 위한 돌기(미도시)가 형성되어 있어서, 몰딩공정 진행시 돌기에 의하여 다수개의 리드(13) 주변에 각각 땜납충진홈(20)이 형성되게된다.
도 6은 본 고안 반도체 버텀 리드 패키지의 제2 실시예를 보인 정면도이고, 도 7은 본 고안 반도체 버텀 리드 패키지의 제2 실시예의 단면도로써, 도시된 바와 같이, 반도체 칩(11)과, 그 칩(11)의 하면 양측에 절연성테이프(12)로 고정부착되는 다수개의 리드(13)와, 상기 칩(11)의 상면에 설치된 다수개의 칩패드(11a)와 리드(13)의 상면을 전기적으로 각각 연결하는 금속와이어(14)와, 상기 리드(13)들이 외부로 돌출시킴과 아울러 상기 칩(11), 금속와이어(14)를 감싸도록 에폭시로 몰딩된 몰딩부(15)로 구성되어 있다.
즉, 종래에는 실장시 리드(13)의 하면에 한정적으로 땜납이 부착하였으나, 리드(13)를 돌출형성함으로써 돌출된 리드(13)의 전면에 땜납이 부착되도록 한 것이다.
이상에서 상세히 설명한 바와 같이 본 고안 반도체 버텀 리드 패키지는 실장시 땜납이 리드의 주변에 다량 용융부착할 수 있도록 함으로써, 피시비의 휨이 발생하여도 떨어지지 않게되어 실장력이 향상되는 효과가 있다.

Claims (1)

  1. 다수개의 리드 상면에 반도체 칩이 고정부착되어 있고, 그 칩의 칩패드들과 리드는 금속와이어로 각각 연결되어 있으며, 상기 리드의 하면이 외부로 노출됨과 아울러 칩, 금속와이어를 감싸도록 에폭시로 몰딩부가 형성되어 있는 버텀 리드 패키지에 있어서,
    상기 노출된 리드들의 주변 몰딩부에 실장시 땜납이 충진되도록 일정깊이의 땜납충진홈을 각각 형성하여서 구성되는 것을 특징으로 하는 반도체 버텀 리드 패키지.
KR2019970028342U 1997-10-13 1997-10-13 반도체버텀리드패키지 KR200198441Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970028342U KR200198441Y1 (ko) 1997-10-13 1997-10-13 반도체버텀리드패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970028342U KR200198441Y1 (ko) 1997-10-13 1997-10-13 반도체버텀리드패키지

Publications (2)

Publication Number Publication Date
KR19990015126U KR19990015126U (ko) 1999-05-15
KR200198441Y1 true KR200198441Y1 (ko) 2001-04-02

Family

ID=53896568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970028342U KR200198441Y1 (ko) 1997-10-13 1997-10-13 반도체버텀리드패키지

Country Status (1)

Country Link
KR (1) KR200198441Y1 (ko)

Also Published As

Publication number Publication date
KR19990015126U (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
KR200198441Y1 (ko) 반도체버텀리드패키지
JP2018190882A (ja) 半導体装置
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
KR100444170B1 (ko) 반도체패키지
KR0179833B1 (ko) 반도체 패키지 및 그 제조방법
KR200309900Y1 (ko) 버티컬칩사이즈패키지
KR100226773B1 (ko) 반도체 소자의 패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
KR100708050B1 (ko) 반도체패키지
KR100321149B1 (ko) 칩사이즈 패키지
KR0185571B1 (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR200313831Y1 (ko) 바텀리드패키지
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR100206886B1 (ko) 컬럼형 패키지
KR950000516B1 (ko) 반도체 조립장치
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
KR20000006787U (ko) 멀티 칩 패키지
KR100244502B1 (ko) 칩 사이즈 패키지
JP2018190875A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee