JPH11284119A - 半導体集積デバイスの放熱構造 - Google Patents

半導体集積デバイスの放熱構造

Info

Publication number
JPH11284119A
JPH11284119A JP10100021A JP10002198A JPH11284119A JP H11284119 A JPH11284119 A JP H11284119A JP 10100021 A JP10100021 A JP 10100021A JP 10002198 A JP10002198 A JP 10002198A JP H11284119 A JPH11284119 A JP H11284119A
Authority
JP
Japan
Prior art keywords
tab
heat dissipation
chip
circuit board
dissipation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10100021A
Other languages
English (en)
Inventor
Toshimitsu Maki
俊光 巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP10100021A priority Critical patent/JPH11284119A/ja
Publication of JPH11284119A publication Critical patent/JPH11284119A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、製造上好ましく改良された1ピー
ス構造の半導体集積デバイスの放熱構造を提供する。 【解決手段】 半導体チップ(3)の周囲が封止樹脂
(1)によって封止され、回路基板(30)に実装され
る半導体集積デバイス(10)の放熱構造である。本発
明では、前記チップを搭載するタブ(2)と、このタブ
を支持するアーム(6)と、前記チップとの間がボンデ
ィングワイヤ(5)で接続されるリード(4)とを備
え、前記タブ、アームおよびリードは、1ピース構造の
リードフレーム(40)の各一部である。前記リード
は、前記封止樹脂の外部で前記回路基板側に折曲げら
れ、前記タブは、前記封止樹脂の内部で前記アームから
前記回路基板とは逆側に折曲げられ、前記チップは、前
記タブの内側に搭載されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、放熱板を取付可能
な半導体集積デバイス(IC)の放熱構造に関する。
【0002】
【従来の技術】発熱量が多いために放熱が必要なパワー
ICに関しては、従来種々の放熱構造が提案され、また
実施されている。例えば、図5に断面図を示すIC10
は、封止樹脂(パッケージ)1の上面にチップ搭載部2
の表面を露出させたものである。このチップ搭載部2の
裏面にはチップ3が搭載され、チップ3のパッドとリー
ド4との間は通常の手法によりボンディングワイヤ5で
接続されている。
【0003】チップ搭載部2は、一例として、リード部
4と同じリードフレームの中央部を絞り加工して形成し
たベッドである。この場合は、チップ搭載部2とリード
4が同じリードフレームの各部であるので、全体として
1ピース構造である。他の例として、放熱効果を高める
ために、チップ搭載部2を面積の広いヒートシンクとし
たものもある。この場合は、リード4を形成したリード
フレームとヒートシンクとは別部品であるので、全体と
しては2ピース構造となる。
【0004】いずれの構造でも、回路基板30に実装し
たIC10の表面側に別体の放熱板20を取り付けて、
樹脂1内にモールドされたチップ3からの熱をチップ搭
載部2及び放熱板20を通して放熱するようにする。
【0005】
【発明が解決しようとする課題】上述した2ピース構造
のICは部品点数が多いため、部品管理及び製造上望ま
しいものではない。また、1ピース構造のICでも、チ
ップ搭載部2を絞り加工で形成する場合は、リード4を
折曲げ加工(プレス加工)で形成する工程と、チップ搭
載部2を絞り加工で形成する工程とが必要となり、製造
工程が多い難点がある。また、絞り加工のチップ搭載部
2の内部には樹脂のまわりが悪い問題がある。このよう
な理由から、絞り加工を使用する1ピース構造は結局コ
スト高になる。これらが本発明で解決しようとする課題
である。
【0006】本発明は、製造上好ましく改良された1ピ
ース構造の半導体集積デバイスの放熱構造を提供するこ
とを目的としている。
【0007】
【課題を解決するための手段】本発明の上記目的は、半
導体チップの周囲が封止樹脂によって封止され、回路基
板に実装される半導体集積デバイスの放熱構造であっ
て、前記チップを搭載するタブと、このタブを支持する
アームと、前記チップとの間がボンディングワイヤで接
続されるリードとを備え、前記タブ、アームおよびリー
ドは、1ピース構造のリードフレームの各一部であり、
前記リードは、前記封止樹脂の外部で前記回路基板側に
折曲げられ、前記タブは、前記封止樹脂の内部で前記ア
ームから前記回路基板とは逆側に折曲げられ、前記チッ
プは、前記タブの内側に搭載されている半導体集積デバ
イスの放熱構造で達成できる。
【0008】本発明の実施形態によれば、前記タブの前
記チップを搭載してない面は、前記封止樹脂の表面から
外部に露出している。そして、前記タブの前記封止樹脂
から外部に露出した面には、放熱板が取り付けられる。
また、前記アームは、前記回路基板への接続部が2分割
されて表面積が拡大されている。他の実施形態では、前
記タブは、幅広のグランドピンに接続されている。
【0009】
【発明の実施の形態】以下、図面に示した実施形態を参
照して、本発明を詳細に説明する。図1は本発明に係る
IC10の放熱構造の一実施形態を示す断面図である。
図2は図1のICで使用されるリードフレーム40の平
面図である。図1の断面図は、図2のA−A線に沿うも
のである。本発明の放熱構造が適用されるIC10は、
半導体チップ3の周囲が封止樹脂1によって封止され、
回路基板30に実装される構造である。そして、チップ
3を搭載するタブ2と、このタブを支持するアーム6
と、チップ3との間がボンディングワイヤ5で接続され
るリード4とを備え、前記タブ2、アーム6およびリー
ド4は、1ピース構造のリードフレーム40の各一部と
して形成されている。
【0010】リード4は、折曲げ加工によって封止樹脂
1の外部で回路基板30側に折曲げられ、回路基板30
の配線パターン31に半田付けされる。また、タブ2
は、折曲げ加工によって封止樹脂1の内部でアーム6か
ら回路基板30とは逆側に折曲げられている。更に、チ
ップ3は、タブ2の内側に搭載されている。タブ2のチ
ップ3を搭載してない面は、封止樹脂1の表面から外部
に露出している。そして、タブ2の封止樹脂1から外部
に露出した面には、図5で示した放熱板20と同様のも
のを取り付けることができる。
【0011】本発明のリードフレーム40は、1ピース
構造で、タブ2、リード4、アーム6を形成している。
従って、従来の2ピース構造に比べ、部品点数が少な
く、組立工程も簡素化される。また、本発明のリードフ
レーム40は、1ピース構造ではあっても、タブ2を折
曲げ加工でアーム6から凹部形状になるように折曲げて
いる。従って、絞り加工を適用する従来の1ピース構造
と比較した場合、工程が簡単で、しかも樹脂のまわりが
良い利点がある。更に、図2に示すように、本発明のア
ーム6は、回路基板30への接続部6A,6Bが2又に
分かれている。このため、表面積が拡大され、放熱効果
が一層改善される。
【0012】図3は、本発明に係るIC10の放熱構造
の他の実施形態を示す断面図である。図4は、図3のI
C10で使用されるリードフレーム40の平面図であ
る。図3の断面図は、図4のB−B線に沿うものであ
る。この例で示すタブ2は、幅広のグランドピン7に接
続され、放熱効果を高めている。図3の断面では、グラ
ンドピン7以外のリード4は現れないが、図4の平面に
示すように存在する。
【0013】グランドピン7は、樹脂1の内部ではボン
ディングワイヤ5によってチップ3に接続され、また樹
脂1の外部では回路基板30上のグランドパターン32
に半田付けされる。グランドピン7とタブ2は一体化さ
れており、タブ2に搭載されたチップ3の熱を放熱する
効果がある。この例でも、樹脂1の表面に外部の放熱板
を固着して放熱効果を高めることができる。
【0014】
【発明の効果】以上述べたように本発明によれば、製造
上好ましく改良された1ピース構造の半導体集積デバイ
スの放熱構造を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るICの放熱構造の一実施形態を示
す断面図である。
【図2】図1のICで使用されるリードフレームの平面
図である。
【図3】本発明に係るICの放熱構造の他の実施形態を
示す断面図である。
【図4】図3のICで使用されるリードフレームの平面
図である。
【図5】従来のICの放熱構造の一例を示す断面図であ
る。
【符号の説明】
1 封止樹脂 2 タブ(チップ搭載部) 3 半導体チップ 4 リード 5 ボンディングワイヤ 6 アーム 10 IC(半導体集積デバイス) 20 放熱板 30 回路基板 31 配線パターン 32 グランドパターン 40 リードフレーム

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの周囲が封止樹脂によって
    封止され、回路基板に実装される半導体集積デバイスの
    放熱構造であって、 前記チップを搭載するタブと、 このタブを支持するアームと、 前記チップとの間がボンディングワイヤで接続されるリ
    ードとを備え、 前記タブ、アームおよびリードは、1ピース構造のリー
    ドフレームの各一部であり、 前記リードは、前記封止樹脂の外部で前記回路基板側に
    折曲げられ、 前記タブは、前記封止樹脂の内部で前記アームから前記
    回路基板とは逆側に折曲げられ、 前記チップは、前記タブの内側に搭載されていることを
    特徴とする半導体集積デバイスの放熱構造。
  2. 【請求項2】 前記タブの前記チップを搭載してない面
    は、前記封止樹脂の表面から外部に露出していることを
    特徴とする請求項1の放熱構造。
  3. 【請求項3】 前記タブの前記封止樹脂から外部に露出
    した面には、放熱板が取り付けられることを特徴とする
    請求項2の放熱構造。
  4. 【請求項4】 前記アームは、前記回路基板への接続部
    が2分割されて表面積が拡大されていることを特徴とす
    る請求項1〜3の放熱構造。
  5. 【請求項5】 前記タブは、幅広のグランドピンに接続
    されていることを特徴とする請求項1〜4の放熱構造。
JP10100021A 1998-03-27 1998-03-27 半導体集積デバイスの放熱構造 Pending JPH11284119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10100021A JPH11284119A (ja) 1998-03-27 1998-03-27 半導体集積デバイスの放熱構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10100021A JPH11284119A (ja) 1998-03-27 1998-03-27 半導体集積デバイスの放熱構造

Publications (1)

Publication Number Publication Date
JPH11284119A true JPH11284119A (ja) 1999-10-15

Family

ID=14262905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10100021A Pending JPH11284119A (ja) 1998-03-27 1998-03-27 半導体集積デバイスの放熱構造

Country Status (1)

Country Link
JP (1) JPH11284119A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023126A (ja) * 2001-07-10 2003-01-24 Mitsumi Electric Co Ltd 半導体装置
GB2398181A (en) * 2003-02-04 2004-08-11 Transparent Engineering Ltd Nonplanar lead-frame; mounting magnetic components and a circuit board; lead-frame and heat sink
US6876067B2 (en) 2002-03-29 2005-04-05 Hitachi, Ltd. Semiconductor device
CN104332453A (zh) * 2013-07-22 2015-02-04 西安永电电气有限责任公司 基于塑封式ipm引线框架的双边固定散热结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023126A (ja) * 2001-07-10 2003-01-24 Mitsumi Electric Co Ltd 半導体装置
US6876067B2 (en) 2002-03-29 2005-04-05 Hitachi, Ltd. Semiconductor device
GB2398181A (en) * 2003-02-04 2004-08-11 Transparent Engineering Ltd Nonplanar lead-frame; mounting magnetic components and a circuit board; lead-frame and heat sink
CN104332453A (zh) * 2013-07-22 2015-02-04 西安永电电气有限责任公司 基于塑封式ipm引线框架的双边固定散热结构

Similar Documents

Publication Publication Date Title
US6414385B1 (en) Quad flat non-lead package of semiconductor
US5933709A (en) Semiconductor package and method for fabricating same
JP3291368B2 (ja) ボールグリッドアレイ型半導体パッケージの構造
JP2000058735A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH0427145A (ja) 半導体装置
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JPH11284119A (ja) 半導体集積デバイスの放熱構造
JPH0773122B2 (ja) 封止型半導体装置
JPH04263457A (ja) 半導体装置
JPH06204398A (ja) 混成集積回路装置
JP2888183B2 (ja) 樹脂封止型半導体装置
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JPH10256432A (ja) 樹脂封止型半導体パッケージ
JP2002076234A (ja) 樹脂封止型半導体装置
JP2003023126A (ja) 半導体装置
JPS60127747A (ja) 樹脂封止型半導体装置
KR100355749B1 (ko) 리드 프레임의 구조와 그 제조방법 그리고 이 리드프레임을 적용한 반도체 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
JP2003060132A (ja) 基板構造、半導体装置及びその製造方法
JPH04241444A (ja) 半導体装置
JP2002064174A (ja) 半導体装置及びその製造方法
KR200167587Y1 (ko) 반도체 패캐이지
JPS62224049A (ja) 電子装置
KR100297108B1 (ko) 엠.씨.엠 패캐이지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050705