JPH06204398A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH06204398A JPH06204398A JP4358703A JP35870392A JPH06204398A JP H06204398 A JPH06204398 A JP H06204398A JP 4358703 A JP4358703 A JP 4358703A JP 35870392 A JP35870392 A JP 35870392A JP H06204398 A JPH06204398 A JP H06204398A
- Authority
- JP
- Japan
- Prior art keywords
- case
- heat sink
- control element
- terminal
- power element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Casings For Electric Apparatus (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
(57)【要約】
【目的】 パワー素子と制御素子を１つのケースに実装
する混成集積回路装置において、装置の平面面積を低減
する一方で温度特性を向上し、かつ回路設計の自由度を
改善する。 【構成】 ヒートシンク４と外部端子６及び接続端子７
とをケース１に一体的に形成し、かつヒートシンク４の
一方の面に実装した基板８にパワー素子１０を搭載し、
他方の面に実装した基板９に制御素子１３を搭載し、各
素子１０，１３を接続端子７を介して相互に接続すると
ともに、各素子をそれぞれ外部端子６に接続する。パワ
ー素子と制御素子を重ねて実装することで平面面積を低
減し、かつヒートシンクを挟んで実装することで制御素
子における温度特性を向上させ、かつ接続端子７を設け
ることで回路設計の自由度を改善する。
する混成集積回路装置において、装置の平面面積を低減
する一方で温度特性を向上し、かつ回路設計の自由度を
改善する。 【構成】 ヒートシンク４と外部端子６及び接続端子７
とをケース１に一体的に形成し、かつヒートシンク４の
一方の面に実装した基板８にパワー素子１０を搭載し、
他方の面に実装した基板９に制御素子１３を搭載し、各
素子１０，１３を接続端子７を介して相互に接続すると
ともに、各素子をそれぞれ外部端子６に接続する。パワ
ー素子と制御素子を重ねて実装することで平面面積を低
減し、かつヒートシンクを挟んで実装することで制御素
子における温度特性を向上させ、かつ接続端子７を設け
ることで回路設計の自由度を改善する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特に温度特性を向上するとともに設計の自由度を改
善した混成集積回路装置に関する。
し、特に温度特性を向上するとともに設計の自由度を改
善した混成集積回路装置に関する。
【０００２】
【従来の技術】従来の混成集積回路装置として、図５に
示すように、ヒートシンク２１上に複数枚の基板２２，
２３を実装し、各基板２２，２３にパワー素子（高電力
素子）２４や制御素子２５を搭載している。これらパワ
ー素子２４と制御素子２５とは、各基板２２，２３間に
接続された金属細線２６により相互に接続する。また、
各基板２２，２３はヒートシンク２１上に一体的に形成
されたケース２７及びカバー２８により封止され、ケー
ス２８に設けたリード２９には金属細線３０により電気
接続を行っている。このような混成集積回路装置では、
特にパワー素子２４から発生された熱をヒートシンク２
１を介して放熱させることができる。しかしながら、こ
の構成ではパワー素子２４と制御素子２５とを同一平面
に配設しているため、集積回路装置全体の平面面積が大
きくなる。また、パワー素子２４で発生した熱がケース
内において輻射等により制御素子２５に伝えられ、熱に
敏感な制御素子の温度特性を劣化させるおそれがある。
示すように、ヒートシンク２１上に複数枚の基板２２，
２３を実装し、各基板２２，２３にパワー素子（高電力
素子）２４や制御素子２５を搭載している。これらパワ
ー素子２４と制御素子２５とは、各基板２２，２３間に
接続された金属細線２６により相互に接続する。また、
各基板２２，２３はヒートシンク２１上に一体的に形成
されたケース２７及びカバー２８により封止され、ケー
ス２８に設けたリード２９には金属細線３０により電気
接続を行っている。このような混成集積回路装置では、
特にパワー素子２４から発生された熱をヒートシンク２
１を介して放熱させることができる。しかしながら、こ
の構成ではパワー素子２４と制御素子２５とを同一平面
に配設しているため、集積回路装置全体の平面面積が大
きくなる。また、パワー素子２４で発生した熱がケース
内において輻射等により制御素子２５に伝えられ、熱に
敏感な制御素子の温度特性を劣化させるおそれがある。
【０００３】そこで、従来では平面面積を低減させる改
善策として、特開昭６１−７５５５８号公報のものが提
案されている。図６はその構成を示しており、パワー素
子３３と制御素子３４とをそれぞれ同一寸法の別の基板
３１，３２に搭載し、各基板３１，３２に設けた外部端
子３５，３６に各素子を電気接続する。そして、この外
部端子３５，３６の一部を曲げ加工してＵ字部３５ａ，
３６ａを形成したものである。この構成によれば、パワ
ー素子３３を搭載した基板３１と、制御素子３４を搭載
した基板３２とを上下方向に重ね、上側の基板３１の外
部端子３５の先端を下側の基板３２の外部端子３６のＵ
字部３６ａに嵌合させることで、両者を電気接続するこ
とができる。したがって、この混成集積回路装置では、
各素子を上下方向に重ねることになるため、装置全体と
しての平面面積を低減することができる。
善策として、特開昭６１−７５５５８号公報のものが提
案されている。図６はその構成を示しており、パワー素
子３３と制御素子３４とをそれぞれ同一寸法の別の基板
３１，３２に搭載し、各基板３１，３２に設けた外部端
子３５，３６に各素子を電気接続する。そして、この外
部端子３５，３６の一部を曲げ加工してＵ字部３５ａ，
３６ａを形成したものである。この構成によれば、パワ
ー素子３３を搭載した基板３１と、制御素子３４を搭載
した基板３２とを上下方向に重ね、上側の基板３１の外
部端子３５の先端を下側の基板３２の外部端子３６のＵ
字部３６ａに嵌合させることで、両者を電気接続するこ
とができる。したがって、この混成集積回路装置では、
各素子を上下方向に重ねることになるため、装置全体と
しての平面面積を低減することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示したものは、基板３１，３２を上下に配置するため
に、ヒートシンクを実装するスペースを確保することが
難しく、放熱効果が低下され易い。また、上下の基板３
１，３２の間隔を小さくするとパワー素子３３と制御素
子３４の上下間隔が接近し、パワー素子３３で発生した
熱が制御素子３４に影響し、温度特性が劣化され易くな
る。逆に、この熱の影響を緩和させるために上下の基板
の間隔を大きくすると、装置の高さ寸法が大きくなると
いう問題がある。また、この構成では、外部端子３５，
３６を介してのみパワー素子３３と制御素子３４とが電
気接続されるため、例えば相互間でのみ接続が必要とさ
れる信号線等を接続する場合にも、本来は不要な外部端
子をそのために設ける必要があり、外部端子数が増大す
るとともに、各素子を搭載する基板の設計、特に配線パ
ターン設計に制限を受け、設計の自由度が抑えられると
いう問題がある。本発明の目的は、平面面積を低減する
一方で温度特性を向上した混成集積回路装置を提供する
ことにある。また、本発明の他の目的は、設計の自由度
を改善した混成集積回路を提供することにある。
示したものは、基板３１，３２を上下に配置するため
に、ヒートシンクを実装するスペースを確保することが
難しく、放熱効果が低下され易い。また、上下の基板３
１，３２の間隔を小さくするとパワー素子３３と制御素
子３４の上下間隔が接近し、パワー素子３３で発生した
熱が制御素子３４に影響し、温度特性が劣化され易くな
る。逆に、この熱の影響を緩和させるために上下の基板
の間隔を大きくすると、装置の高さ寸法が大きくなると
いう問題がある。また、この構成では、外部端子３５，
３６を介してのみパワー素子３３と制御素子３４とが電
気接続されるため、例えば相互間でのみ接続が必要とさ
れる信号線等を接続する場合にも、本来は不要な外部端
子をそのために設ける必要があり、外部端子数が増大す
るとともに、各素子を搭載する基板の設計、特に配線パ
ターン設計に制限を受け、設計の自由度が抑えられると
いう問題がある。本発明の目的は、平面面積を低減する
一方で温度特性を向上した混成集積回路装置を提供する
ことにある。また、本発明の他の目的は、設計の自由度
を改善した混成集積回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、板状のヒート
シンクと、その周囲の少なくとも一部に配置した端子と
を装置のケースに一体成形して設け、かつヒートシンク
の一方の面に実装した基板にパワー素子を搭載し、ヒー
トシンクの他方の面に実装した基板に制御素子を搭載
し、各素子を前記端子にそれぞれ電気接続した構成とす
る。この場合、一端部がケース外部に引出される外部端
子と、ケース内部に両端部が露呈される接続端子とをケ
ースに一体成形し、パワー素子と制御素子をそれぞれ外
部端子に接続する一方、両素子間の電気接続を接続素子
を介して接続する。また、必要に応じて外部端子のケー
ス内側の端部をヒートシンクの両面に露呈させ、パワー
素子と制御素子をそれぞれ同一の外部端子の内側の端部
に接続する。
シンクと、その周囲の少なくとも一部に配置した端子と
を装置のケースに一体成形して設け、かつヒートシンク
の一方の面に実装した基板にパワー素子を搭載し、ヒー
トシンクの他方の面に実装した基板に制御素子を搭載
し、各素子を前記端子にそれぞれ電気接続した構成とす
る。この場合、一端部がケース外部に引出される外部端
子と、ケース内部に両端部が露呈される接続端子とをケ
ースに一体成形し、パワー素子と制御素子をそれぞれ外
部端子に接続する一方、両素子間の電気接続を接続素子
を介して接続する。また、必要に応じて外部端子のケー
ス内側の端部をヒートシンクの両面に露呈させ、パワー
素子と制御素子をそれぞれ同一の外部端子の内側の端部
に接続する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例の概略構成を示す斜視図
である。また、図２及び図３は図１のＡ−Ａ線、Ｂ−Ｂ
線拡大断面図である。これらの図において、ケース１は
長方形をした枠壁状に形成され、その上側開口及び下側
開口に板状のケースカバー２，３を取着して内部を密封
するように構成される。このケース１の内部の上下略中
央部にはヒートシンク４が配設され、このヒートシンク
４の周辺部を前記ケース１の内面において抱持してい
る。一方、ケース１の一辺の外面には端子部５が設けら
れる。この端子部５は、ケース１の外面に角筒部１ａを
一体に形成するとともに、ケース１を内外に貫通する外
部端子６が設けられ、この外部端子６の外側端は前記角
筒１ａ内に配置される。なお、この外部端子６の内側端
は前記ヒートシンク４の上下両側に位置される。更に、
前記ケース１の内面に沿う周囲一部には、ケース内面部
を上下に貫通する接続端子７が設けられ、この接続端子
７の上下の各端部は前記ヒートシンク４の上下両側に位
置される。前記ケース１は樹脂で形成され、前記ヒート
シンク４、外部端子６、接続端子７は金属で形成される
が、これらは樹脂成形により一体に形成されている。
る。図１は本発明の第１実施例の概略構成を示す斜視図
である。また、図２及び図３は図１のＡ−Ａ線、Ｂ−Ｂ
線拡大断面図である。これらの図において、ケース１は
長方形をした枠壁状に形成され、その上側開口及び下側
開口に板状のケースカバー２，３を取着して内部を密封
するように構成される。このケース１の内部の上下略中
央部にはヒートシンク４が配設され、このヒートシンク
４の周辺部を前記ケース１の内面において抱持してい
る。一方、ケース１の一辺の外面には端子部５が設けら
れる。この端子部５は、ケース１の外面に角筒部１ａを
一体に形成するとともに、ケース１を内外に貫通する外
部端子６が設けられ、この外部端子６の外側端は前記角
筒１ａ内に配置される。なお、この外部端子６の内側端
は前記ヒートシンク４の上下両側に位置される。更に、
前記ケース１の内面に沿う周囲一部には、ケース内面部
を上下に貫通する接続端子７が設けられ、この接続端子
７の上下の各端部は前記ヒートシンク４の上下両側に位
置される。前記ケース１は樹脂で形成され、前記ヒート
シンク４、外部端子６、接続端子７は金属で形成される
が、これらは樹脂成形により一体に形成されている。
【０００７】一方、前記ヒートシンク４の上面には第１
の基板８が実装され、下面に第２の基板９が実装され
る。この場合、例えば各基板８，９の裏面に設けた図外
のメタライズ層や金属メッキ層をロウ材等によりヒート
シンク４に直接接続する構成が取られる。前記第１の基
板８には高電力トランジスタ等のパワー素子１０が搭載
され、第１の基板８に設けた導電回路パターン１１に金
属細線１２により電気接続される。同様に第２の基板９
にはマイクロコンピュータチップやメモリ等の制御素子
１３が搭載され、導電回路パターン１４に金属細線１５
により電気接続される。そして、第１の基板８及び第２
の基板９の各導電回路パターン１１，１４と外部端子６
とをそれぞれ金属細線１６で接続する。また、パワー素
子１０と制御素子１３とを相互に接続する場合に、各導
電回路パターン１１，１４と接続端子７とを金属細線１
７により接続する。例えば、電源線、接地線、各種入出
力線は外部端子６に接続し、パワー素子１０と制御素子
１３間の連絡線を接続端子７に接続する。
の基板８が実装され、下面に第２の基板９が実装され
る。この場合、例えば各基板８，９の裏面に設けた図外
のメタライズ層や金属メッキ層をロウ材等によりヒート
シンク４に直接接続する構成が取られる。前記第１の基
板８には高電力トランジスタ等のパワー素子１０が搭載
され、第１の基板８に設けた導電回路パターン１１に金
属細線１２により電気接続される。同様に第２の基板９
にはマイクロコンピュータチップやメモリ等の制御素子
１３が搭載され、導電回路パターン１４に金属細線１５
により電気接続される。そして、第１の基板８及び第２
の基板９の各導電回路パターン１１，１４と外部端子６
とをそれぞれ金属細線１６で接続する。また、パワー素
子１０と制御素子１３とを相互に接続する場合に、各導
電回路パターン１１，１４と接続端子７とを金属細線１
７により接続する。例えば、電源線、接地線、各種入出
力線は外部端子６に接続し、パワー素子１０と制御素子
１３間の連絡線を接続端子７に接続する。
【０００８】したがって、この構成によれば、１つのヒ
ートシンク４の上面と下面にそれぞれ実装した基板８，
９にパワー素子１０と制御素子１３を搭載しているた
め、素子を上下に重ねた分、集積回路装置の平面面積を
低減することが可能となる。また、パワー素子１０と制
御素子１３とをヒートシンク４を挟んだ両側に分けて搭
載しているため、パワー素子１０で発生した熱はヒート
シンク４により吸熱されかつ放熱されるので、制御素子
１３に影響することは殆どなく、制御素子１３の温度特
性を向上することが可能となる。一方、パワー素子１０
と制御素子１３はそれぞれ外部端子６に必要な電気接続
が行われるとともに、パワー素子１０と制御素子１３と
の間を相互接続するだけの配線の場合には、ケース１に
設けた接続端子７を介して両者を接続することができ、
この接続を行うために外部端子を設ける必要がない。し
たがって、外部端子６の数がいたずらに増加することを
防止でき、かつ外部端子６を介して両素子１０，１３の
接続を行う必要がないため、回路設計の自由度を改善す
ることができる。
ートシンク４の上面と下面にそれぞれ実装した基板８，
９にパワー素子１０と制御素子１３を搭載しているた
め、素子を上下に重ねた分、集積回路装置の平面面積を
低減することが可能となる。また、パワー素子１０と制
御素子１３とをヒートシンク４を挟んだ両側に分けて搭
載しているため、パワー素子１０で発生した熱はヒート
シンク４により吸熱されかつ放熱されるので、制御素子
１３に影響することは殆どなく、制御素子１３の温度特
性を向上することが可能となる。一方、パワー素子１０
と制御素子１３はそれぞれ外部端子６に必要な電気接続
が行われるとともに、パワー素子１０と制御素子１３と
の間を相互接続するだけの配線の場合には、ケース１に
設けた接続端子７を介して両者を接続することができ、
この接続を行うために外部端子を設ける必要がない。し
たがって、外部端子６の数がいたずらに増加することを
防止でき、かつ外部端子６を介して両素子１０，１３の
接続を行う必要がないため、回路設計の自由度を改善す
ることができる。
【０００９】図４は本発明の第２実施例の断面図であ
る。この実施例においては、ヒートシンク４、外部端子
６Ａをケース１に一体に支持させ、このヒートシンク４
の両側にそれぞれ基板８，９を実装し、かつ各基板にパ
ワー素子１０と制御素子１３を分けて搭載している点は
前記第１実施例と同じであり、第１実施例と等価な部分
には同一符号を付してある。この第２実施例において
は、ケース１の両側に端子部５を設け、この端子部５に
支持させた外部端子６Ａの全部或いは１部を、図示のよ
うにその内側端部６ａにおいて曲げ形成し、この内側端
部６ａをヒートシンク４の上下の各基板８，９に対して
それぞれ露呈されるように構成している。したがって、
パワー素子１０と制御素子１３とを相互に電気接続した
上でこの接続部を外部に引き出したい場合には、この外
部端子６Ａの構造を採用し、内側端部６ａ対して各基板
８，９を金属細線１８により電気接続すればよい。これ
により、第１実施例における接続端子７を外部端子６Ａ
で兼用し、回路設計の自由度を更に改善するとともに、
接続端子の数を低減させ、構造の簡略化を図ることが可
能となる。
る。この実施例においては、ヒートシンク４、外部端子
６Ａをケース１に一体に支持させ、このヒートシンク４
の両側にそれぞれ基板８，９を実装し、かつ各基板にパ
ワー素子１０と制御素子１３を分けて搭載している点は
前記第１実施例と同じであり、第１実施例と等価な部分
には同一符号を付してある。この第２実施例において
は、ケース１の両側に端子部５を設け、この端子部５に
支持させた外部端子６Ａの全部或いは１部を、図示のよ
うにその内側端部６ａにおいて曲げ形成し、この内側端
部６ａをヒートシンク４の上下の各基板８，９に対して
それぞれ露呈されるように構成している。したがって、
パワー素子１０と制御素子１３とを相互に電気接続した
上でこの接続部を外部に引き出したい場合には、この外
部端子６Ａの構造を採用し、内側端部６ａ対して各基板
８，９を金属細線１８により電気接続すればよい。これ
により、第１実施例における接続端子７を外部端子６Ａ
で兼用し、回路設計の自由度を更に改善するとともに、
接続端子の数を低減させ、構造の簡略化を図ることが可
能となる。
【００１０】また、この実施例では、パワー素子１０側
のケースカバー２に放熱フィン２ａを設けており、パワ
ー素子１０からケースカバー２に輻射される熱を放熱フ
ィン２ａにより効果的に放熱させ、ヒートシンク４によ
る熱吸収及び放熱効果とあいまってパワー素子側のケー
ス内部の温度の上昇を防止することもできる。この実施
例においても、第１実施例と同様な効果を得ることがで
きるとともに、これに加えて放熱フィンによる放熱効果
を進めることで温度特性を更に向上でき、かつ外部端子
を接続端子と兼用することでその有効利用を図り、回路
の設計自由度を更に高めることが可能となる。なお、ケ
ースとヒートシンクの一体形成に伴う係合構造や、外部
端子や接続端子の形状等は混成集積回路装置の仕様に応
じて適宜変更できることは言うまでもない。
のケースカバー２に放熱フィン２ａを設けており、パワ
ー素子１０からケースカバー２に輻射される熱を放熱フ
ィン２ａにより効果的に放熱させ、ヒートシンク４によ
る熱吸収及び放熱効果とあいまってパワー素子側のケー
ス内部の温度の上昇を防止することもできる。この実施
例においても、第１実施例と同様な効果を得ることがで
きるとともに、これに加えて放熱フィンによる放熱効果
を進めることで温度特性を更に向上でき、かつ外部端子
を接続端子と兼用することでその有効利用を図り、回路
の設計自由度を更に高めることが可能となる。なお、ケ
ースとヒートシンクの一体形成に伴う係合構造や、外部
端子や接続端子の形状等は混成集積回路装置の仕様に応
じて適宜変更できることは言うまでもない。
【００１１】
【発明の効果】以上説明したように本発明は、ケースに
ヒートシンクと端子とを一体成形し、ヒートシンクの一
方の面にパワー素子を搭載し、ヒートシンクの他方の面
に制御素子を搭載し、各素子を端子にそれぞれ電気接続
したことにより、パワー素子と制御素子とが重ねられた
状態で実装されることになり、集積回路装置の平面面積
を低減することができる。また、ヒートシンクを隔てて
パワー素子と制御素子が実装されることになるため、パ
ワー素子の熱が制御素子に影響することが抑制でき、集
積回路装置の温度特性を向上する。また、外部端子と接
続端子とをケースに一体成形し、パワー素子と制御素子
をそれぞれ外部端子に接続する一方、両素子間の電気接
続を接続素子を介して接続することにより、パワー素子
と制御素子とを外部端子を介することなく相互接続で
き、各素子の回路設計の自由度を向上するとともに、外
部端子数を低減し、かつ構造が簡略化できる。更に、外
部端子のケース内側の端部をヒートシンクの両面に露呈
させ、パワー素子と制御素子をそれぞれ同一の外部端子
の内側の端部に接続することで、外部端子で接続端子を
兼用し、構造を更に簡略化することが可能となる。
ヒートシンクと端子とを一体成形し、ヒートシンクの一
方の面にパワー素子を搭載し、ヒートシンクの他方の面
に制御素子を搭載し、各素子を端子にそれぞれ電気接続
したことにより、パワー素子と制御素子とが重ねられた
状態で実装されることになり、集積回路装置の平面面積
を低減することができる。また、ヒートシンクを隔てて
パワー素子と制御素子が実装されることになるため、パ
ワー素子の熱が制御素子に影響することが抑制でき、集
積回路装置の温度特性を向上する。また、外部端子と接
続端子とをケースに一体成形し、パワー素子と制御素子
をそれぞれ外部端子に接続する一方、両素子間の電気接
続を接続素子を介して接続することにより、パワー素子
と制御素子とを外部端子を介することなく相互接続で
き、各素子の回路設計の自由度を向上するとともに、外
部端子数を低減し、かつ構造が簡略化できる。更に、外
部端子のケース内側の端部をヒートシンクの両面に露呈
させ、パワー素子と制御素子をそれぞれ同一の外部端子
の内側の端部に接続することで、外部端子で接続端子を
兼用し、構造を更に簡略化することが可能となる。
【図１】本発明の第１実施例の一部を破断した斜視図で
ある。
ある。
【図２】図１のＡ−Ａ線拡大断面図である。
【図３】図１のＢ−Ｂ線拡大断面図である。
【図４】本発明の第２実施例の断面図である。
【図５】従来の平面構成の混成集積回路装置の断面図で
ある。
ある。
【図６】従来の立体構成の混成集積回路装置の断面図で
ある。
ある。
１ ケース ２，３ ケースカバー ４ ヒートシンク ６，６Ａ 外部端子 ７ 接続端子 ８ 第１の基板 ９ 第２の基板 １０ パワー素子 １３ 制御素子
Claims (3)
- 【請求項１】 板状のヒートシンクと、その周囲の少な
くとも一部に配置した端子とをケースに一体成形して設
け、前記ヒートシンクの一方の面に実装した基板にパワ
ー素子を搭載し、ヒートシンクの他方の面に実装した基
板に制御素子を搭載し、各素子を前記端子にそれぞれ電
気接続したことを特徴とする混成集積回路装置。 - 【請求項２】一端部がケース外部に引出される外部端子
と、ケース内部に両端部が露呈される接続端子とをケー
スに一体成形し、パワー素子と制御素子をそれぞれ前記
外部端子に接続する一方、両素子間の電気接続を前記接
続素子を介して接続してなる請求項１の混成集積回路装
置。 - 【請求項３】外部端子のケース内側の端部をヒートシン
クの両面に露呈させ、パワー素子と制御素子をそれぞれ
同一の外部端子の内側の端部に接続してなる請求項１又
は２の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4358703A JPH0770682B2 (ja) | 1992-12-28 | 1992-12-28 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4358703A JPH0770682B2 (ja) | 1992-12-28 | 1992-12-28 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204398A true JPH06204398A (ja) | 1994-07-22 |
| JPH0770682B2 JPH0770682B2 (ja) | 1995-07-31 |
Family
ID=18460682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4358703A Expired - Fee Related JPH0770682B2 (ja) | 1992-12-28 | 1992-12-28 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770682B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0886315A1 (fr) * | 1997-06-19 | 1998-12-23 | Alcatel | Module d'électronique de puissance et un dispositif d'électronique de puissance pourvu de tels modules |
| KR100393099B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR100429885B1 (ko) * | 2002-05-09 | 2004-05-03 | 삼성전자주식회사 | 열방출 특성을 개선한 멀티 칩 패키지 |
| US7087990B2 (en) * | 2001-04-03 | 2006-08-08 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| JP2008027935A (ja) * | 2006-07-18 | 2008-02-07 | Hitachi Ltd | パワー半導体装置 |
| JP2010238936A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 電気装置及びスイッチング電源装置 |
| CN111284331A (zh) * | 2018-12-07 | 2020-06-16 | 瑷司柏电子股份有限公司 | 内建有分流电阻和功率晶体管的马达控制装置 |
-
1992
- 1992-12-28 JP JP4358703A patent/JPH0770682B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0886315A1 (fr) * | 1997-06-19 | 1998-12-23 | Alcatel | Module d'électronique de puissance et un dispositif d'électronique de puissance pourvu de tels modules |
| FR2765067A1 (fr) * | 1997-06-19 | 1998-12-24 | Alsthom Cge Alcatel | Module d'electronique de puissance et un dispositif d'electronique de puissance pourvu de tels modules |
| KR100393099B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7087990B2 (en) * | 2001-04-03 | 2006-08-08 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| KR100429885B1 (ko) * | 2002-05-09 | 2004-05-03 | 삼성전자주식회사 | 열방출 특성을 개선한 멀티 칩 패키지 |
| JP2008027935A (ja) * | 2006-07-18 | 2008-02-07 | Hitachi Ltd | パワー半導体装置 |
| JP2010238936A (ja) * | 2009-03-31 | 2010-10-21 | Tdk Corp | 電気装置及びスイッチング電源装置 |
| CN111284331A (zh) * | 2018-12-07 | 2020-06-16 | 瑷司柏电子股份有限公司 | 内建有分流电阻和功率晶体管的马达控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770682B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6790902B2 (ja) | 電子装置 | |
| JPH06204398A (ja) | 混成集積回路装置 | |
| JP3156594B2 (ja) | モジュール部品 | |
| JPH0810730B2 (ja) | パッケージのシールド構造 | |
| JP2570861B2 (ja) | インバータ装置 | |
| JP2888183B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
| JP2501950B2 (ja) | 半導体装置 | |
| JPH11284119A (ja) | 半導体集積デバイスの放熱構造 | |
| JPS6111469B2 (ja) | ||
| JPS6329413B2 (ja) | ||
| JP2538636B2 (ja) | 半導体装置 | |
| JP3450465B2 (ja) | 高周波パワーモジュール | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JP2943888B2 (ja) | 表面実装型半導体装置の実装構造 | |
| JP4330293B2 (ja) | 電力用半導体装置 | |
| JPH07249719A (ja) | 電子機器 | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
| JPH039335Y2 (ja) | ||
| JPH0697686A (ja) | 混成集積回路装置 | |
| JPH0322943Y2 (ja) | ||
| JPH05243454A (ja) | 半導体集積回路装置 | |
| JP2000349232A (ja) | 複合半導体装置 | |
| JP3449312B2 (ja) | 半導体装置 | |
| JP2798334B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |