JPH05243454A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05243454A JPH05243454A JP4001492A JP4001492A JPH05243454A JP H05243454 A JPH05243454 A JP H05243454A JP 4001492 A JP4001492 A JP 4001492A JP 4001492 A JP4001492 A JP 4001492A JP H05243454 A JPH05243454 A JP H05243454A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- heat dissipating
- heat
- semiconductor chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】表面実装タイプのパッケージでは放熱板が付け
られないので熱的な問題で集積化できる回路規模や回路
の消費電力に制限がある。これを解決する。 【構成】パッケージの主表面に放熱板３がとり付けられ
るように、リードフレーム１と一体となった放熱用端子
２が出ている。そのリードフレーム１の反対側に半導体
チップ４を取り付けることができるようになっている。 【効果】半導体チップ４で発生した熱はリードブレーム
１，放熱用端子２を伝わって放熱板３に伝わり周囲に発
散するので、放熱板３のない表面実装タイプのパッケー
ジに比べ、高集積にでき、又回路の消費電力も大きい回
路を集積化できる。
られないので熱的な問題で集積化できる回路規模や回路
の消費電力に制限がある。これを解決する。 【構成】パッケージの主表面に放熱板３がとり付けられ
るように、リードフレーム１と一体となった放熱用端子
２が出ている。そのリードフレーム１の反対側に半導体
チップ４を取り付けることができるようになっている。 【効果】半導体チップ４で発生した熱はリードブレーム
１，放熱用端子２を伝わって放熱板３に伝わり周囲に発
散するので、放熱板３のない表面実装タイプのパッケー
ジに比べ、高集積にでき、又回路の消費電力も大きい回
路を集積化できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に放熱板を取り付けることのできるリードフレー
ムに関する。
し、特に放熱板を取り付けることのできるリードフレー
ムに関する。
【０００２】
【従来の技術】従来の半導体集積回路装置の放熱に関し
ては、特に表面実装できるタイプのパッケージにおいて
は、放熱に対しては特に工夫がされておらず、単にモル
ードパッケージ自身と表面実装された基板からのみの放
熱だけである。
ては、特に表面実装できるタイプのパッケージにおいて
は、放熱に対しては特に工夫がされておらず、単にモル
ードパッケージ自身と表面実装された基板からのみの放
熱だけである。
【０００３】又、放熱板が付いているリードフレームの
パッケージについては、Ｄｕａｌｉｎ ｌｉｎｅ ｐａ
ｃｋａｇｅ（以下ＤＩＰとする）タイプのもので、、表
面実装できるタイプのものではない。
パッケージについては、Ｄｕａｌｉｎ ｌｉｎｅ ｐａ
ｃｋａｇｅ（以下ＤＩＰとする）タイプのもので、、表
面実装できるタイプのものではない。
【０００４】従って、表面実装できるタイプの半導体集
積回路装置のパッケージでは、放熱の制約から集積化で
きる回路規模や集積化できる回路の消費電力を大きくで
きないという問題点があった。
積回路装置のパッケージでは、放熱の制約から集積化で
きる回路規模や集積化できる回路の消費電力を大きくで
きないという問題点があった。
【０００５】図５には、このような従来のタイプのパッ
ケージが示されており、図５のＡ−Ａ′線の切断面が図
６に示されている。
ケージが示されており、図５のＡ−Ａ′線の切断面が図
６に示されている。
【０００６】図５，図６において、四方に多数伸びる外
部リードを有するリードフレーム１と、リードフレーム
１のアイランド上に固着された半導体チップ４と、少く
とも半導体チップ４を覆うモールド樹脂５とが示されて
いる。
部リードを有するリードフレーム１と、リードフレーム
１のアイランド上に固着された半導体チップ４と、少く
とも半導体チップ４を覆うモールド樹脂５とが示されて
いる。
【０００７】
【発明が解決しようとする課題】表面実装タイプのパッ
ケージにおいて、特に放熱に関しては工夫されていない
ため、表面実装タイプのパッケージでは、熱がにげにく
く、ペレット（チップ）４の温度上昇が高くなり、集積
化できる回路の規模や回路の消費電力等が制限されると
いう問題点があった。
ケージにおいて、特に放熱に関しては工夫されていない
ため、表面実装タイプのパッケージでは、熱がにげにく
く、ペレット（チップ）４の温度上昇が高くなり、集積
化できる回路の規模や回路の消費電力等が制限されると
いう問題点があった。
【０００８】又、従来の放熱板がついているパッケージ
では、ＤＩＰタイプのパッケージのため、表面実装でき
ないという問題点がある。
では、ＤＩＰタイプのパッケージのため、表面実装でき
ないという問題点がある。
【０００９】本発明の目的は、前記問題点を解決し、放
熱が良好で、かつ表面実装できるようにした半導体集積
回路装置を提供することにある。
熱が良好で、かつ表面実装できるようにした半導体集積
回路装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体集積回路
装置の構成は、パッケージの一主表面側に放熱板をとり
付ける端子が、リードフレームと一体に形成され、前記
リードフレームの反対主表面側に半導体チップを取り付
けたことを特徴とする。
装置の構成は、パッケージの一主表面側に放熱板をとり
付ける端子が、リードフレームと一体に形成され、前記
リードフレームの反対主表面側に半導体チップを取り付
けたことを特徴とする。
【００１１】
【実施例】図１は本発明の一実施例の半導体集積回路装
置を示す平面図、図２は図１のＡ−Ａ′線の断面図であ
る。
置を示す平面図、図２は図１のＡ−Ａ′線の断面図であ
る。
【００１２】図１，図２において、本実施例は、リード
フレーム１と一体となった放熱用の端子２が、モールド
樹脂５の表面上に出ていて、放熱板３と熱的及び機械的
に結合できるようになっている。半導体チップ４は、従
来とは反対側にリードフレーム１に取り付けられてい
る。
フレーム１と一体となった放熱用の端子２が、モールド
樹脂５の表面上に出ていて、放熱板３と熱的及び機械的
に結合できるようになっている。半導体チップ４は、従
来とは反対側にリードフレーム１に取り付けられてい
る。
【００１３】即ち、リードフレーム１の下主面に半導体
チップ４が固着され、上主面の放熱用端子２に放熱板３
が固着される。半導体チップ４，ボンディングワイヤ等
は、モールド樹脂５で覆われる。リードフレーム１の外
部リードは、前記半導体チップ４の側に、曲げられてい
る。
チップ４が固着され、上主面の放熱用端子２に放熱板３
が固着される。半導体チップ４，ボンディングワイヤ等
は、モールド樹脂５で覆われる。リードフレーム１の外
部リードは、前記半導体チップ４の側に、曲げられてい
る。
【００１４】尚、図１では、図２の放熱板３が示されて
いない。
いない。
【００１５】図３は本発明の他の実施例の平面図、図４
は図３のＡ−Ａ′線の断面図である。但し、図３では放
熱板３が省略されている。
は図３のＡ−Ａ′線の断面図である。但し、図３では放
熱板３が省略されている。
【００１６】図３，図４において、本実施例は、放熱用
の端子２を２個設けることにより、より熱がにげやすく
なる。
の端子２を２個設けることにより、より熱がにげやすく
なる。
【００１７】さらに、パッケージと放熱板３との位置関
係が一義的に決まり、組立が簡単になる。
係が一義的に決まり、組立が簡単になる。
【００１８】
【発明の効果】以上説明したように、本発明は、パッケ
ージの一主表面に放熱板をとり付けられるようにリード
フレームと一体となった放熱用の端子を設け、その端子
を反対側のリードフレームに半導体チップをとりつける
ようにすることで、半導体チップが発する熱が放熱用端
子をつたわって、放熱板につたわり、熱が周囲に散発し
やすいようになるので、従来の放熱板の付かない表面実
装タイプのパッケージに比べ、高集積大電力の扱える回
路を集積化できるという効果を有する。
ージの一主表面に放熱板をとり付けられるようにリード
フレームと一体となった放熱用の端子を設け、その端子
を反対側のリードフレームに半導体チップをとりつける
ようにすることで、半導体チップが発する熱が放熱用端
子をつたわって、放熱板につたわり、熱が周囲に散発し
やすいようになるので、従来の放熱板の付かない表面実
装タイプのパッケージに比べ、高集積大電力の扱える回
路を集積化できるという効果を有する。
【図１】本発明の一実施例の半導体集積回路装置を示す
平面図である。
平面図である。
【図２】図１のＡ−Ａ′線の断面図である。
【図３】本発明の他の実施例の平面図である。
【図４】図３のＡ−Ａ′線の断面図である。
【図５】従来の半導体集積回路装置を示す平面図であ
る。
る。
【図６】図５のＡ−Ａ′線の断面図である。
１ リードフレーム ２ 放熱用端子 ３ 放熱板 ４ 半導体チップ ５ モールド樹脂
Claims (1)
- 【請求項１】 パッケージの一主表面側に放熱板をとり
付ける端子が、リードフレームと一体に形成され、前記
リードフレームの反対主表面側に半導体チップを取り付
けたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001492A JPH05243454A (ja) | 1992-02-27 | 1992-02-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001492A JPH05243454A (ja) | 1992-02-27 | 1992-02-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243454A true JPH05243454A (ja) | 1993-09-21 |
Family
ID=12569056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001492A Withdrawn JPH05243454A (ja) | 1992-02-27 | 1992-02-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243454A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103680A (zh) * | 2013-04-11 | 2014-10-15 | 英飞凌科技奥地利有限公司 | 芯片和芯片装置 |
-
1992
- 1992-02-27 JP JP4001492A patent/JPH05243454A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103680A (zh) * | 2013-04-11 | 2014-10-15 | 英飞凌科技奥地利有限公司 | 芯片和芯片装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777819B2 (en) | Semiconductor package with flash-proof device | |
| JP3922809B2 (ja) | 半導体装置 | |
| JP2001358259A (ja) | 半導体パッケージ | |
| JPH05243454A (ja) | 半導体集積回路装置 | |
| JPH06204398A (ja) | 混成集積回路装置 | |
| JP4469101B2 (ja) | 放熱構造を有する電子回路装置 | |
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
| JPH02278856A (ja) | 半導体集積回路装置 | |
| JP2005327791A (ja) | 半導体装置およびその実装構造 | |
| US20040000703A1 (en) | Semiconductor package body having a lead frame with enhanced heat dissipation | |
| JPS6111469B2 (ja) | ||
| JP2765242B2 (ja) | 集積回路装置 | |
| KR20000006973U (ko) | 반도체 패키지의 히트싱크 | |
| KR200154509Y1 (ko) | 열방출형 반도체 패키지 | |
| JPH11284119A (ja) | 半導体集積デバイスの放熱構造 | |
| JPH06104309A (ja) | 半導体装置 | |
| KR20040061860A (ko) | 티이씨에스피 | |
| JPH0536862A (ja) | 半導体装置 | |
| KR100251889B1 (ko) | 반도체 패키지 | |
| JPH0722547A (ja) | 半導体装置 | |
| JPH03280560A (ja) | 半導体装置 | |
| JP3057619U (ja) | 放熱部品を具えた半導体パッケージ | |
| JP2626631B2 (ja) | 半導体装置 | |
| JPH0969592A (ja) | プリント配線基板及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |