JP3057619U - 放熱部品を具えた半導体パッケージ - Google Patents

放熱部品を具えた半導体パッケージ

Info

Publication number
JP3057619U
JP3057619U JP1998007007U JP700798U JP3057619U JP 3057619 U JP3057619 U JP 3057619U JP 1998007007 U JP1998007007 U JP 1998007007U JP 700798 U JP700798 U JP 700798U JP 3057619 U JP3057619 U JP 3057619U
Authority
JP
Japan
Prior art keywords
heat
chip
component
semiconductor package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1998007007U
Other languages
English (en)
Inventor
大祺 郭
Original Assignee
超▲しゅう▼實業股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 超▲しゅう▼實業股▲ふん▼有限公司 filed Critical 超▲しゅう▼實業股▲ふん▼有限公司
Priority to JP1998007007U priority Critical patent/JP3057619U/ja
Application granted granted Critical
Publication of JP3057619U publication Critical patent/JP3057619U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 放熱部品が直接半導体チップと一体にパッケ
ージされて、止め具による放熱部品の取付けを必要とし
ない半導体パッケージ。 【解決手段】 基板と、チップとされて、導電樹脂によ
り該基板の表面に搭載され、該チップのボンディングパ
ッドがワイヤボンディングで導電物に連結されている上
記チップ、導熱パッドとされて、該チップの表面に塗布
されているもの、放熱部品とされて、直接非導電材質の
プラスチック化合物で上記基板とチップと導熱パッドを
組み合わせてなる組合せ部品と共にモールドパッケージ
される上記放熱部品、以上を包括して構成されている。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は一種の放熱部品を具えた半導体パッケージに関し、特に一種の、放熱 器が直接半導体チップと一体にパッケージされて、止め具による放熱器の取付け を必要としない半導体チップのパッケージ構造に関する。
【０００２】
【従来の技術】
従来のＢＧＡパッケージは、図１に示されるように、基板１上にチップ２が搭 載され、且つ該基板１とチップ２の間が銀ろう１５で接着されて、該チップ２が 基板１に連結され、該チップ２の表面に導熱パッド３が塗布されて、該チップ２ の発生する熱を吸収し、且つ該チップ２のボンディングパッドがボンディングワ イヤ４で基板１の回路に連接され、並びに導通孔（図示せず）を透過して信号を ソルダボール５に伝送するようにしてあり、こうして完成したパッケージ前の組 立品がさらにプラスチック化合物（エポキシ樹脂）６でモールディングされ、チ ップ２及びボンディングワイヤ４が保護されることで、一つのパッケージとされ ていた。
【０００３】 このパッケージのプラスチック化合物６は非導熱性材質とされ、ゆえに導熱パ ッド３の吸収する熱が完全には該プラスチック化合物６より放出されなかった。
【０００４】 また図２に示されるような、インテル社のＰｅｎｔｉｕｍ II に使用される放 熱構造があり、それは、チップ５０、アルミ板６０、放熱パッド７０、放熱器８ ０及び止め具９０を結合してなるが、上述の放熱構造は止め具９０により一体に 組合せられているが、組合せ上、比較的面倒であった。
【０００５】
【考案が解決しようとする課題】
本考案は、一種の放熱部品を具えた半導体パッケージを提供することを課題と し、それは、止め具による半導体チップへの放熱器の組付けを必要とせず、即ち 放熱器が直接半導体チップと一体にパッケージされており、即ちパッケージ前の 組合せ部品と放熱器とがモールドパッケージにより一体とされて一つのパッケー ジが形成され、該パッケージが吸収した熱が直接放熱器より放出されて良好な熱 伝導、放熱効果を提供できるものとする。
【０００６】
【課題を解決するための手段】
請求項１の考案は、放熱部品が直接半導体チップと一体にパッケージされて、 止め具による放熱部品の取付けを必要としない半導体パッケージとされて、 基板と、 チップとされて、導電樹脂により該基板の表面に搭載され、該チップのボンデ ィングパッドがワイヤボンディングで導電物に連結されている上記チップ、 導熱パッドとされて、該チップの表面に塗布されているもの、 放熱部品とされて、直接非導電材質のプラスチック化合物で上記基板とチップ と導熱パッドを組み合わせてなる組合せ部品と共にモールドパッケージされる上 記放熱部品、以上を包括して構成された放熱部品を具えた半導体パッケージとし ている。
【０００７】 請求項２の考案は、前記導電樹脂が銀ろうとされたことを特徴とする、請求項 １に放熱部品を具えた半導体パッケージとしている。
【０００８】 請求項３の考案は、前記プラスチック化合物がエンキャプシュレーション樹脂 とされたことを特徴とする、請求項１に記載の放熱部品を具えた半導体パッケー ジとしている。
【０００９】 請求項４の考案は、前記放熱部品の底部にプラスチック化合物と噛み合う形状 が設けられて、放熱部品がプラスチック化合物より脱出しにくくしてあることを 特徴とする、請求項１に記載の放熱部品を具えた半導体パッケージとしている。
【００１０】 請求項５の考案は、前記放熱部品が放熱シートとされたことを特徴とする、請 求項１に記載の放熱部品を具えた半導体パッケージとしている。
【００１１】
【考案の実施の形態】
本考案は、放熱器を直接半導体チップと一体にパッケージしてなる半導体パッ ケージを提供するものである。ここでは本考案をＢＧＡパッケージに運用した実 施例について説明を行う。図３を参照されたい。この実施例は、少なくとも、基 板１、チップ２、導熱パッド３、プラスチック化合物６及び放熱部品７で組成さ れている。
【００１２】 その中、基板１上にチップ２が搭載され、且つ該基板１とチップ２の間は銀ろ う１５で連結され、該チップ２の表面に一つの導熱パッド３が塗布されて該チッ プ２の発生する熱を吸収するのに用いられ、且つ該チップ２のボンディングパッ ドはボンディングワイヤ４方式でソルダボール５に連接され、こうしてパッケー ジ前の組合せ部品が完成され、さらに一つの放熱部品７と共に非導電材質のプラ スチック化合物６（エンキャプシュレーション樹脂）でモールディングされるこ とで、ＢＧＡパッケージ型の半導体チップ放熱パッケージが完成する。
【００１３】 該放熱部品７は本実施例では鰭片型放熱シートとされて緊密に導熱パッド３の 表面に密着し、それは底部両側にそれぞれ少なくとも一つの凸部７１を有し、こ れにより該放熱部品７のプラスチック化合物６の固化の後の脱出が防止されてい る。
【００１４】 こうして導熱パッド３が吸収した熱が直接放熱部品７より放出されて導熱と放 熱の効果を達成する。
【００１５】 図４に示されるのは本考案のもう一つの実施例のパッケージ体であり、それは インテル社のＰｅｎｔｉｕｍ IIに応用されうる放熱構造を有し、その構造は、 モールドパッケージを進行する時に、放熱部品７が直接パッケージ前の組合せ部 品と一体にされてパッケージ８とされている。
【００１６】
【考案の効果】
総合すると、本考案の提供する放熱部品を具えた半導体パッケージは、放熱部 品７が直接パッケージ前の組合せ部品とモールディングにより一体とされて、止 め具による半導体チップへの放熱装置の取付けの必要のない新たな半導体パッケ ージとされており、半導体チップの発生する熱の良好な導熱、放熱効果を提供し ている。
【図面の簡単な説明】
【図１】周知のＢＧＡパッケージの断面図である。
【図２】周知のＰｅｎｔｉｕｍ IIの放熱構造表示図で
ある。
【図３】本考案の一つの実施例のパッケージの断面図で
ある。
【図４】本考案のもう一つの実施例のパッケージの断面
図である。
【符号の説明】
１ 基板 １５ 銀ろう ２ チップ ３ 導熱パッド ４ ボンディングワイヤ ５ ソルダボール ６ プラスチック化合物 ７ 放熱部品 ７１ 凸部 ８ パッケージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/373 Ｈ０１Ｌ 23/36 Ｍ Ｈ０５Ｋ 7/20

Claims (5)

    【実用新案登録請求の範囲】
  1. 【請求項１】 放熱部品が直接半導体チップと一体にパ
    ッケージされて、止め具による放熱部品の取付けを必要
    としない半導体パッケージとされて、 基板と、 チップとされて、導電樹脂により該基板の表面に搭載さ
    れ、該チップのボンディングパッドがワイヤボンディン
    グで導電物に連結されている上記チップ、 導熱パッドとされて、該チップの表面に塗布されている
    もの、 放熱部品とされて、直接非導電材質のプラスチック化合
    物で上記基板とチップと導熱パッドを組み合わせてなる
    組合せ部品と共にモールドパッケージされる上記放熱部
    品、以上を包括して構成された放熱部品を具えた半導体
    パッケージ。
  2. 【請求項２】 前記導電樹脂が銀ろうとされたことを特
    徴とする、請求項１に放熱部品を具えた半導体パッケー
    ジ。
  3. 【請求項３】 前記プラスチック化合物がエンキャプシ
    ュレーション樹脂とされたことを特徴とする、請求項１
    に記載の放熱部品を具えた半導体パッケージ。
  4. 【請求項４】 前記放熱部品の底部にプラスチック化合
    物と噛み合う形状が設けられて、放熱部品がプラスチッ
    ク化合物より脱出しにくくしてあることを特徴とする、
    請求項１に記載の放熱部品を具えた半導体パッケージ。
  5. 【請求項５】 前記放熱部品が放熱シートとされたこと
    を特徴とする、請求項１に記載の放熱部品を具えた半導
    体パッケージ。
JP1998007007U 1998-09-09 1998-09-09 放熱部品を具えた半導体パッケージ Expired - Lifetime JP3057619U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1998007007U JP3057619U (ja) 1998-09-09 1998-09-09 放熱部品を具えた半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1998007007U JP3057619U (ja) 1998-09-09 1998-09-09 放熱部品を具えた半導体パッケージ

Publications (1)

Publication Number Publication Date
JP3057619U true JP3057619U (ja) 1999-06-02

Family

ID=43191549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1998007007U Expired - Lifetime JP3057619U (ja) 1998-09-09 1998-09-09 放熱部品を具えた半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3057619U (ja)

Similar Documents

Publication Publication Date Title
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US7759170B2 (en) Fabrication method of semiconductor package having heat dissipation device
US8564124B2 (en) Semiconductor package
JP2008543055A (ja) バックサイド・ヒートスプレッダを用いる集積回路ダイ取り付け
JP3922809B2 (ja) 半導体装置
JPH08139223A (ja) 半導体装置
JP3057619U (ja) 放熱部品を具えた半導体パッケージ
JPH05275580A (ja) 半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2004335493A (ja) 半導体装置の実装構造
JP3003617B2 (ja) 樹脂封止型半導体パッケージ
JP2003258165A (ja) 半導体装置
JP4469101B2 (ja) 放熱構造を有する電子回路装置
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
JP2003023126A (ja) 半導体装置
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
JP2005327791A (ja) 半導体装置およびその実装構造
JPH06125024A (ja) 半導体装置及びその冷却方法
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH06104309A (ja) 半導体装置
JPH08116000A (ja) 半導体装置
JPH0412555A (ja) 半導体装置
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
JPS62224049A (ja) 電子装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term