JPH0846100A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0846100A JPH0846100A JP6177814A JP17781494A JPH0846100A JP H0846100 A JPH0846100 A JP H0846100A JP 6177814 A JP6177814 A JP 6177814A JP 17781494 A JP17781494 A JP 17781494A JP H0846100 A JPH0846100 A JP H0846100A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- integrated circuit
- circuit device
- semiconductor integrated
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Abstract
(57)【要約】
【目的】 熱抵抗の低い樹脂封止型ＬＳＩパッケージを
低コストで提供する。 【構成】 半導体チップ２を搭載したダイパッド３の上
面に金属板６の下面を接触させ、パッケージ本体１の表
面に露出した金属板６の上面に放熱フィン７を接触させ
て両者をネジ８で固定した放熱構造を有するＬＳＩパッ
ケージである。
低コストで提供する。 【構成】 半導体チップ２を搭載したダイパッド３の上
面に金属板６の下面を接触させ、パッケージ本体１の表
面に露出した金属板６の上面に放熱フィン７を接触させ
て両者をネジ８で固定した放熱構造を有するＬＳＩパッ
ケージである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、半導体チップを封止するＬＳＩパッケージ
の放熱性の改善に適用して有効な技術に関するものであ
る。
関し、特に、半導体チップを封止するＬＳＩパッケージ
の放熱性の改善に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】近年、ＱＦＰ(Quad Flat Package) など
の樹脂封止型ＬＳＩパッケージは、ＬＳＩの高集積化、
高速化に伴って半導体チップの発熱量が増大しているこ
とから、パッケージの熱抵抗を如何にして低減するかが
重要な課題となっている。
の樹脂封止型ＬＳＩパッケージは、ＬＳＩの高集積化、
高速化に伴って半導体チップの発熱量が増大しているこ
とから、パッケージの熱抵抗を如何にして低減するかが
重要な課題となっている。
【０００３】従来、樹脂封止型ＬＳＩパッケージの放熱
対策としては、パッケージ本体の一部に金属製の放熱板
（スタッド）を埋め込んだり、放熱フィンを固定したり
する構造が考えられている。例えば、特開平６−９７３
２３号公報には、半導体チップを搭載するダイパッド部
の裏面側に貫通孔を設け、この貫通孔内にシリコーンゲ
ルなどの放熱材を充填すると共に、パッケージ本体の底
部に金属製の放熱板を接合する構造が開示されている。
対策としては、パッケージ本体の一部に金属製の放熱板
（スタッド）を埋め込んだり、放熱フィンを固定したり
する構造が考えられている。例えば、特開平６−９７３
２３号公報には、半導体チップを搭載するダイパッド部
の裏面側に貫通孔を設け、この貫通孔内にシリコーンゲ
ルなどの放熱材を充填すると共に、パッケージ本体の底
部に金属製の放熱板を接合する構造が開示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来技術は、放熱板や放熱フィンを固定する際に接着剤や
充填剤を使用したり、パッケージを実装する配線基板側
に固定用の治具を設けたりする必要があったため、パッ
ケージの組み立て／実装工程が煩雑になったり、パッケ
ージの構造が複雑になったりして、パッケージの製造コ
ストが増大するという問題があった。
来技術は、放熱板や放熱フィンを固定する際に接着剤や
充填剤を使用したり、パッケージを実装する配線基板側
に固定用の治具を設けたりする必要があったため、パッ
ケージの組み立て／実装工程が煩雑になったり、パッケ
ージの構造が複雑になったりして、パッケージの製造コ
ストが増大するという問題があった。
【０００５】本発明の目的は、熱抵抗の低い樹脂封止型
ＬＳＩパッケージを低コストで提供することのできる技
術を提供することにある。
ＬＳＩパッケージを低コストで提供することのできる技
術を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００８】(1) 本発明の半導体集積回路装置は、半導
体チップを搭載したダイパッドの裏面に金属板を接触さ
せ、前記半導体チップを搭載したダイパッドおよび前記
金属板を樹脂パッケージで封止すると共に、前記樹脂パ
ッケージの一面に露出した前記金属板にフィン固定用の
孔を設け、前記孔に挿入した固定手段を介して前記金属
板に放熱フィンを固定したことを特徴とする半導体集積
回路装置。
体チップを搭載したダイパッドの裏面に金属板を接触さ
せ、前記半導体チップを搭載したダイパッドおよび前記
金属板を樹脂パッケージで封止すると共に、前記樹脂パ
ッケージの一面に露出した前記金属板にフィン固定用の
孔を設け、前記孔に挿入した固定手段を介して前記金属
板に放熱フィンを固定したことを特徴とする半導体集積
回路装置。
【０００９】(2) 本発明の半導体集積回路装置は、前記
金属板と前記放熱フィンとの間に、前記金属板よりも表
面積の大きい第２の金属板を介在させたパッケージ構造
を有するものである。
金属板と前記放熱フィンとの間に、前記金属板よりも表
面積の大きい第２の金属板を介在させたパッケージ構造
を有するものである。
【００１０】(3) 本発明の半導体集積回路装置は、半導
体チップを搭載したダイパッドの裏面に金属板を接触さ
せ、前記半導体チップを搭載したダイパッドおよび前記
金属板の一部に凹溝を設け、前記凹溝内に放熱フィンの
一部を嵌合したことを特徴とする半導体集積回路装置。
体チップを搭載したダイパッドの裏面に金属板を接触さ
せ、前記半導体チップを搭載したダイパッドおよび前記
金属板の一部に凹溝を設け、前記凹溝内に放熱フィンの
一部を嵌合したことを特徴とする半導体集積回路装置。
【００１１】(4) 本発明の半導体集積回路装置は、半導
体チップを封止した樹脂パッケージの一部にネジ孔を設
け、前記樹脂パッケージと放熱フィンとをネジで固定し
たパッケージ構造を有するものである。
体チップを封止した樹脂パッケージの一部にネジ孔を設
け、前記樹脂パッケージと放熱フィンとをネジで固定し
たパッケージ構造を有するものである。
【００１２】(5) 本発明の半導体集積回路装置は、前記
ネジ孔を前記樹脂パッケージを成形する金型のイジェク
タピンを利用して開孔するものである。
ネジ孔を前記樹脂パッケージを成形する金型のイジェク
タピンを利用して開孔するものである。
【００１３】
【作用】上記した手段によれば、最小限の部品点数の増
加で樹脂パッケージに金属板および放熱フィンを取り付
けることができるので、熱抵抗の低い樹脂封止型ＬＳＩ
パッケージを低コストで提供することが可能となる。
加で樹脂パッケージに金属板および放熱フィンを取り付
けることができるので、熱抵抗の低い樹脂封止型ＬＳＩ
パッケージを低コストで提供することが可能となる。
【００１４】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１５】（実施例１）図１は、本発明の実施例１で
ある半導体集積回路装置の要部を示す断面図である。
ある半導体集積回路装置の要部を示す断面図である。
【００１６】この半導体集積回路装置は、樹脂封止型Ｌ
ＳＩパッケージの一種のＱＦＰであり、エポキシ樹脂な
どの合成樹脂の成型体からなるパッケージ本体１には、
素子形成面を下方に向けた状態で半導体チップ２が封止
されている。この半導体チップ２の裏面（図１において
は上面）には、Ａｇペーストやエポキシ樹脂系の接着剤
を介してダイパッド３が接合されている。
ＳＩパッケージの一種のＱＦＰであり、エポキシ樹脂な
どの合成樹脂の成型体からなるパッケージ本体１には、
素子形成面を下方に向けた状態で半導体チップ２が封止
されている。この半導体チップ２の裏面（図１において
は上面）には、Ａｇペーストやエポキシ樹脂系の接着剤
を介してダイパッド３が接合されている。
【００１７】上記半導体チップ２は、Ａｕなどのワイヤ
４を介して、リード５の一端（インナーリード）と電気
的に接続されている。このリード５の他端（アウターリ
ード）は、パッケージ本体１の側面からガルウィング状
に延在し、このＱＦＰをプリント配線基板に実装する際
の外部端子を構成している。リード５および前記ダイパ
ッド３は、例えば４２アロイ、Ｃｕなどの導電材からな
る。
４を介して、リード５の一端（インナーリード）と電気
的に接続されている。このリード５の他端（アウターリ
ード）は、パッケージ本体１の側面からガルウィング状
に延在し、このＱＦＰをプリント配線基板に実装する際
の外部端子を構成している。リード５および前記ダイパ
ッド３は、例えば４２アロイ、Ｃｕなどの導電材からな
る。
【００１８】本実施例のＱＦＰのパッケージ本体１に
は、金属板（スタッド）６が取り付けられている。この
金属板６は熱伝導率の高いＣｕなどからなり、その下面
は前記ダイパッド３に接し、上面はパッケージ本体１の
表面に露出している。また、金属板６の上面には、熱伝
導率の高いＡｌなどからなる放熱フィン７が取り付けら
れている。この放熱フィン７は、ネジ８によって放熱フ
ィン７に固定されている。
は、金属板（スタッド）６が取り付けられている。この
金属板６は熱伝導率の高いＣｕなどからなり、その下面
は前記ダイパッド３に接し、上面はパッケージ本体１の
表面に露出している。また、金属板６の上面には、熱伝
導率の高いＡｌなどからなる放熱フィン７が取り付けら
れている。この放熱フィン７は、ネジ８によって放熱フ
ィン７に固定されている。
【００１９】上記のように構成された本実施例のＱＦＰ
によれば、半導体チップ２で発生した熱は、半導体チッ
プ２よりも大面積のダイパッド３および金属板６を通じ
て速やかに放熱フィン７に伝達され、その表面から外部
に放散することができるため、パッケージ本体１の熱抵
抗を大幅に低減することができる。
によれば、半導体チップ２で発生した熱は、半導体チッ
プ２よりも大面積のダイパッド３および金属板６を通じ
て速やかに放熱フィン７に伝達され、その表面から外部
に放散することができるため、パッケージ本体１の熱抵
抗を大幅に低減することができる。
【００２０】本実施例のＱＦＰを組み立てるには、常法
によりダイパッド３上に半導体チップ２を接合（ダイボ
ンディング）した後、ワイヤボンディング装置を使って
半導体チップ２とリード５との間にワイヤ４をボンディ
ングする。次に、モールド金型を使ってパッケージ本体
１を成形する。金属板６には、あらかじめネジ孔を設け
ておき、パッケージ本体１と同時に一体成形する。
によりダイパッド３上に半導体チップ２を接合（ダイボ
ンディング）した後、ワイヤボンディング装置を使って
半導体チップ２とリード５との間にワイヤ４をボンディ
ングする。次に、モールド金型を使ってパッケージ本体
１を成形する。金属板６には、あらかじめネジ孔を設け
ておき、パッケージ本体１と同時に一体成形する。
【００２１】その後、パッケージ本体１の表面に露出し
た金属板６と放熱フィン７とをネジ８で固定した後、パ
ッケージ本体１の外部に露出したリードフレームの不要
箇所を切断除去し、リード３をガルウィング状に成形す
ることによりＱＦＰが完成する。なお、金属板６と放熱
フィン７とをネジ８で固定する作業と、リード３をガル
ウィング状に成形する作業は、上記と逆の順序で行って
もよい。
た金属板６と放熱フィン７とをネジ８で固定した後、パ
ッケージ本体１の外部に露出したリードフレームの不要
箇所を切断除去し、リード３をガルウィング状に成形す
ることによりＱＦＰが完成する。なお、金属板６と放熱
フィン７とをネジ８で固定する作業と、リード３をガル
ウィング状に成形する作業は、上記と逆の順序で行って
もよい。
【００２２】このように、本実施例によれば、部品点数
および工程数の増加を最小限にして、ＱＦＰに金属板６
と放熱フィン７とを取り付けることができるので、熱抵
抗の低いＱＦＰを低コストで提供することが可能とな
る。
および工程数の増加を最小限にして、ＱＦＰに金属板６
と放熱フィン７とを取り付けることができるので、熱抵
抗の低いＱＦＰを低コストで提供することが可能とな
る。
【００２３】（実施例２）図２は、本発明の実施例２で
ある半導体集積回路装置の要部を示す断面図である。
ある半導体集積回路装置の要部を示す断面図である。
【００２４】本実施例２のＱＦＰは、金属板６に放熱フ
ィン７を固定する方法が異なる以外は、前記実施例１の
ＱＦＰと同じ構造で構成される。すなわち、前記実施例
１では金属板６と放熱フィン７とをネジ８で固定した
が、本実施例２のＱＦＰは、金属板６の表面に凹溝９を
設け、放熱フィン７の下面に設けた凸部１０を凹溝９内
に嵌合して両者を接合するようにしたものである。
ィン７を固定する方法が異なる以外は、前記実施例１の
ＱＦＰと同じ構造で構成される。すなわち、前記実施例
１では金属板６と放熱フィン７とをネジ８で固定した
が、本実施例２のＱＦＰは、金属板６の表面に凹溝９を
設け、放熱フィン７の下面に設けた凸部１０を凹溝９内
に嵌合して両者を接合するようにしたものである。
【００２５】本実施例２によれば、金属板６と放熱フィ
ン７とを固定する際にネジ８が不要となるので、前記本
実施例１の構造に比べて部品点数をさらに低減すること
ができる。従って、熱抵抗の低いＱＦＰをさらに低コス
トで提供することが可能となる。
ン７とを固定する際にネジ８が不要となるので、前記本
実施例１の構造に比べて部品点数をさらに低減すること
ができる。従って、熱抵抗の低いＱＦＰをさらに低コス
トで提供することが可能となる。
【００２６】なお、金属板６に設けた凹溝９内に放熱フ
ィン７の凸部１０を嵌合する上記の手段に代えて、放熱
フィン７の下面に凹溝を設け、金属板６に設けた凸部を
この凹溝内に嵌合するようにしてもよい。
ィン７の凸部１０を嵌合する上記の手段に代えて、放熱
フィン７の下面に凹溝を設け、金属板６に設けた凸部を
この凹溝内に嵌合するようにしてもよい。
【００２７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２８】例えば図３に示すように、パッケージ本体
１の表面に露出した金属板６と放熱フィン７との間に、
金属板６よりも面積の大きい第２の金属板１１を介在さ
せ、これらをネジ８などで固定することにより、熱抵抗
のさらに低いＱＦＰを得ることができる。
１の表面に露出した金属板６と放熱フィン７との間に、
金属板６よりも面積の大きい第２の金属板１１を介在さ
せ、これらをネジ８などで固定することにより、熱抵抗
のさらに低いＱＦＰを得ることができる。
【００２９】また、上記金属板１１に代えて、金属フィ
ラーや金属粉などを混入させた導電性ゴムなどの弾性材
を金属板６と放熱フィン７との間に介在させることによ
り、金属板６と放熱フィン７との接触面積を大きくする
ことができるので、熱抵抗のさらに低いＱＦＰを得るこ
とができる。この場合、弾性材はできるだけ薄いフィル
ム状に加工して使用するのがよい。
ラーや金属粉などを混入させた導電性ゴムなどの弾性材
を金属板６と放熱フィン７との間に介在させることによ
り、金属板６と放熱フィン７との接触面積を大きくする
ことができるので、熱抵抗のさらに低いＱＦＰを得るこ
とができる。この場合、弾性材はできるだけ薄いフィル
ム状に加工して使用するのがよい。
【００３０】また、半導体チップからの発熱が比較的小
さいＬＳＩパッケージの場合は、図４に示すように、パ
ッケージ本体１の表面に放熱フィン７をネジ８で直接固
定してもよい。このとき、パッケージ本体１を成形する
金型のイジェクタピンを利用してパッケージ本体１の表
面に開孔を設けることにより、ネジ孔の形成が容易にな
るので、ＬＳＩパッケージの組み立てが容易になる。
さいＬＳＩパッケージの場合は、図４に示すように、パ
ッケージ本体１の表面に放熱フィン７をネジ８で直接固
定してもよい。このとき、パッケージ本体１を成形する
金型のイジェクタピンを利用してパッケージ本体１の表
面に開孔を設けることにより、ネジ孔の形成が容易にな
るので、ＬＳＩパッケージの組み立てが容易になる。
【００３１】上述した本発明の放熱構造は、ＱＦＰのみ
ならず、パッケージ本体を樹脂で構成する各種ＬＳＩパ
ッケージに広く適用することができる。
ならず、パッケージ本体を樹脂で構成する各種ＬＳＩパ
ッケージに広く適用することができる。
【００３２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３３】本実施例によれば、ＱＦＰに金属板や放熱
フィンを取り付ける際の部品点数や工程数の増加を最小
限にすることができるので、熱抵抗の低いＱＦＰを低コ
ストで提供することが可能となる。
フィンを取り付ける際の部品点数や工程数の増加を最小
限にすることができるので、熱抵抗の低いＱＦＰを低コ
ストで提供することが可能となる。
【図１】本発明の一実施例である半導体集積回路装置の
要部断面図である。
要部断面図である。
【図２】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
【図３】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
【図４】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
１ パッケージ本体 ２ 半導体チップ ３ ダイパッド ４ ワイヤ ５ リード ６ 金属板（スタッド） ７ 放熱フィン ８ ネジ ９ 凹溝 １０ 凸部 １１ 金属板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 本多 厚 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (6)
- 【請求項１】 半導体チップを搭載したダイパッドの裏
面に金属板を接触させ、前記半導体チップを搭載したダ
イパッドおよび前記金属板を樹脂パッケージで封止する
と共に、前記樹脂パッケージの一面に露出した前記金属
板にフィン固定用の孔を設け、前記孔に挿入した固定手
段を介して前記金属板に放熱フィンを固定したことを特
徴とする半導体集積回路装置。 - 【請求項２】 前記固定手段がネジであることを特徴と
する請求項１記載の半導体集積回路装置。 - 【請求項３】 請求項１記載の半導体集積回路装置であ
って、前記金属板と前記放熱フィンとの間に、前記金属
板よりも面積の大きい第２の金属板を介在させたことを
特徴とする半導体集積回路装置。 - 【請求項４】 半導体チップを搭載したダイパッドの裏
面に金属板を接触させ、前記半導体チップを搭載したダ
イパッドおよび前記金属板の一部に凹溝を設け、前記凹
溝内に放熱フィンの一部を嵌合したことを特徴とする半
導体集積回路装置。 - 【請求項５】 半導体チップを封止した樹脂パッケージ
の一部にネジ孔を設け、前記樹脂パッケージと放熱フィ
ンとをネジで固定したことを特徴とする半導体集積回路
装置。 - 【請求項６】 請求項５記載の半導体集積回路装置であ
って、前記ネジ孔は前記樹脂パッケージを成形する金型
のイジェクタピンにより開孔したものであることを特徴
とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177814A JPH0846100A (ja) | 1994-07-29 | 1994-07-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6177814A JPH0846100A (ja) | 1994-07-29 | 1994-07-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846100A true JPH0846100A (ja) | 1996-02-16 |
Family
ID=16037564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6177814A Withdrawn JPH0846100A (ja) | 1994-07-29 | 1994-07-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846100A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080314A3 (en) * | 2000-04-14 | 2002-03-21 | Mayo Foundation | Performance enhanced leaded packaging for electrical components |
| JP2004349347A (ja) * | 2003-05-20 | 2004-12-09 | Rohm Co Ltd | 半導体装置 |
| US7683479B2 (en) | 2005-10-12 | 2010-03-23 | Sony Computer Entertainment Inc. | Semiconductor package involving a rotary lock that connects a package substrate and a separate component |
| JP2011159743A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 半導体パッケージの防水構造 |
| JP2013012631A (ja) * | 2011-06-30 | 2013-01-17 | Denso Corp | 半導体装置 |
| CN110323185A (zh) * | 2018-03-28 | 2019-10-11 | 英飞凌科技股份有限公司 | 半导体封装系统 |
-
1994
- 1994-07-29 JP JP6177814A patent/JPH0846100A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001080314A3 (en) * | 2000-04-14 | 2002-03-21 | Mayo Foundation | Performance enhanced leaded packaging for electrical components |
| JP2004349347A (ja) * | 2003-05-20 | 2004-12-09 | Rohm Co Ltd | 半導体装置 |
| US7245004B2 (en) | 2003-05-20 | 2007-07-17 | Rohm Co., Ltd. | Semiconductor device |
| US7683479B2 (en) | 2005-10-12 | 2010-03-23 | Sony Computer Entertainment Inc. | Semiconductor package involving a rotary lock that connects a package substrate and a separate component |
| JP2011159743A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 半導体パッケージの防水構造 |
| JP2013012631A (ja) * | 2011-06-30 | 2013-01-17 | Denso Corp | 半導体装置 |
| CN110323185A (zh) * | 2018-03-28 | 2019-10-11 | 英飞凌科技股份有限公司 | 半导体封装系统 |
| CN110323185B (zh) * | 2018-03-28 | 2023-10-31 | 英飞凌科技股份有限公司 | 半导体封装系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492739B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
| US5696666A (en) | Low profile exposed die chip carrier package | |
| KR940007757Y1 (ko) | 반도체 패키지 | |
| US7901990B2 (en) | Method of forming a molded array package device having an exposed tab and structure | |
| US6249050B1 (en) | Encapsulated transfer molding of a semiconductor die with attached heat sink | |
| US6083776A (en) | Molded lead frame ball grid array | |
| US20010045640A1 (en) | Resin-molded semiconductor device and method for manufacturing the same | |
| JPH11514149A (ja) | 熱特性が改善された電子パッケージ | |
| JPH04291948A (ja) | 半導体装置及びその製造方法及び放熱フィン | |
| JP2593702B2 (ja) | 半導体装置の製造方法 | |
| JPH0846100A (ja) | 半導体集積回路装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5212405A (en) | Composite lead frame | |
| JPH0864730A (ja) | 半導体集積回路装置 | |
| JP2001352008A (ja) | 半導体装置およびその製造方法 | |
| JPH03265161A (ja) | 樹脂封止型半導体装置 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| KR20040003841A (ko) | 열방출 특성을 개선한 반도체 패키지 및 그 제조방법 | |
| JPH0697323A (ja) | 半導体集積回路装置 | |
| JPH11340401A (ja) | 半導体装置およびその製造方法 | |
| JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JPH06349983A (ja) | 半導体装置の製造方法 | |
| JP2006294740A (ja) | 電子装置 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |