JPS60200534A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60200534A
JPS60200534A JP5602884A JP5602884A JPS60200534A JP S60200534 A JPS60200534 A JP S60200534A JP 5602884 A JP5602884 A JP 5602884A JP 5602884 A JP5602884 A JP 5602884A JP S60200534 A JPS60200534 A JP S60200534A
Authority
JP
Japan
Prior art keywords
cavity
semiconductor chip
marks
recognition
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5602884A
Other languages
English (en)
Inventor
Masakazu Ozawa
小沢　正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5602884A priority Critical patent/JPS60200534A/ja
Publication of JPS60200534A publication Critical patent/JPS60200534A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、半導体素子をマウン
トするキャビティに、その中心位置認識用のマークを設
けて成る気密封止型半導体装置に関する。
〔背景技術〕
半導体チップ（ベレット）をベース（基板）にグイボン
ディング（ペレット付）する方法の一つ罠、共晶合金法
があり、この方法は、一般に、ペレットを接続固定する
基板面を、Ａｕ面としておき、４００℃前後に加熱して
Ｓｉチップの裏面を接合し、Ａｕ−８ｉ共晶により合金
化接続する方法である。
半導体チップは、上記のごときペレット付後に、当該チ
ップと外部リード接続端子とを電気的に接続するために
ワイヤボンディングが行われる。
第１図に、リードレス・チップ・キャリアパッケージ（
以下ＬＣＣパッケージという）について、半導体チップ
をペレット付し、ワイヤボンディングして成る当該パッ
ケージの平面図を略示的に図示した。
第１図にて、１はベース、２はベース１に配設された、
半導体チップをマウント（搭載）するためのキャビティ
を構成する凹部（以下半導体チップ搭載部という）、３
は半導体チップ搭載部にペレット付された半導体チップ
、４はボンディングワイヤ、５は半導体チップの内部配
線をパッケージ外部に引出するためのり−ドボンデイン
グボスト部であり、第１図に示すように、ペース１０半
導体チップ搭載部２に半導体チップ３がペレット付され
、このチップ３とボンディングポスト部５とがボンディ
ングワイヤ４により電気的に接続されている。前述のよ
うに、Ａｕ−８ｉ共晶法により−ペレット付けする場合
、ベース１０半導体チップ搭載部２の面はＡｕ面となっ
ている。一方、リードの上記ボンディングポスト部５も
ワイヤボンディング性を確保するために、Ａｕメッキな
どが施されている（たとえば特開昭５２−８４９７２号
公報など）。
ところで、半導体チップ搭載部２に半導体チップ３を第
１図に示すようにペレット付する場合、適当な位置にペ
レット付する必要がある。そして、半導体装置にあって
は、半導体チップ搭載部の適当な位置、特に中心位置に
半導体チップをペレット付し、電気的接続後、キャップ
により半導体チップなどを封止する。従って、気密封止
凰半導体装置のキャビティ部を形成する半導体チップ搭
載部のペースにおけるその位置を確認し、その中心位置
を定めることは重要であり、近時半導体チップが増々大
型化し、それに伴ないキャピテイをマウントする余裕が
狭められてきており、その中心位置を確認することは増
々重要性を帯びている。
Ａｕ−８ｉ共晶法により前記のようにペレット付する場
合のキャビティ位置を確認する場合の方法の一つとして
、反射光量の差による光学的方法が考えられる。この方
法を第２図により説明する。
半導体チップ搭載部２とこの周辺部６とに反射光を当て
その反射光量の差によりキャビティ位置を確認するもの
で、キャップ部２は前述のごとくＡｕ面となっているの
で一定の基準により黒（色）。
白（色）で２値化すると、この面２は第２図に示すよう
に白い部分となり、又、ボンディングポスト部５も同様
にＡｕメッキなどが施された金属面であるので白い部分
となる。
一方、ペースのキャピテイ部周辺部６は、例えばセラミ
ック基板より構成されているときには第２図に斜線で示
すように黒色となる。
このように、黒白のコントラストが形成され、キャビテ
ィ部と周辺部との間に境界がしかれるので、第２図に示
すようにＸ−Ｙ方向位置を光学的に認識することにより
、キャビティ部の位置認識を行うことができる。
しかるに、本発明者らは、Ａｕ　−８ｉ共晶ペレット付
を行っているパッケージにおいて、コスト低−減のため
に、Ａｇを含むポリイミド系合成樹脂ペーストによりペ
レット付を行うとしたところ、第３図に示すように、前
述の光学的方法ではキャビスイ部の位置認識をすること
ができないことを発見した。
即ち、キャビティ２にメタライズがなくペース１のセラ
ミック基板面が露出しているので、キャビティ部２と周
辺部６との間に反射光量の差がなく、上記した光学的方
法ではキャビティ部２の位置認識をすることができない
ことが判った。
〔発明の目的〕
本発明はキャビティ位置を容易罠確認し、半導体チップ
をマウントするキャビティ部の中心位置を容易に認識し
、キャビティ余裕の小さいペレットのペレット付を可能
とした半導体装置を提供することを目的としたものであ
る。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
即ち、キャビティ部の一部、特に四角形状のキャビティ
部のコーナ部対角線上２箇所にキャビティ位置認識用の
マークを設けることにより、キャビティ位置を自動認識
し、キャビティ余裕の小さい大チップでもキャビティ部
の中心位置にペレット付することを可能とした。
〔実施例〕
次に、本発明の実施例を第４図〜第５図により説明する
。
第４図は本発明を適用したＬＣＣパッケージのキャップ
を取り除いた平面図であり、第５図は同パッケージの一
部断面図である。
第４図〜第５図に示すように、ペース７の半導体チップ
搭載部８の左上隅及び右下隅にそれぞれキャビティ位置
認識用マーク９，９を設ける。
ペース７は例えばセラミック基板により構成され、第５
図に示す実施例では三層の多層構造に形成されている例
を示しである。
キャピテイ位置認識用マーク９は例えばＡｕ又はＡｇメ
タライズ層により構成され、メッキや蒸着やスパッタリ
ングなどの各種の方法により形成することができ、かか
る金属材料により構成されていることが好ましい。
次に本発明によるキャピテイ認識の方法について説明す
る。そのキャビティ認識は、対角２点のキャビティ・コ
ーナ一部のＸ−Ｙ方向１佼置をキャビティ部８とその周
辺部１００反射光量の差により光学的に認識する。
第６図に示す斜線で示す黒１１．白１２に色分けされた
マツチングパターン１３をキャビティコーナ一部に移動
させ、当該パターン１３によりキャビティ位置認識用パ
ターン９０周辺部１０との境界において黒白２値化し、
Ｘ−Ｙ方向位置を光学的に認識する。
２箇所のキャビティ位置認識用パターン９が設けられた
キャビティ・コーナ一部で光学的認識によりＸ−Ｘ座標
をめると、自動的に、Ｘ／２゜Ｘ／２即ちキャビティ部
中心位置がめられる。
尚ボンディングポスト部１４の先端部は第４図及び第５
図に示すようにキャビティ部８の端縁まで敷設されてい
ないので、ボンディングポスト部１４と周辺部１０との
間でも黒白の２値化が可能としても第４図に示すＺの方
向位置はペース７におけるキャビティ部８の端縁（位置
）とはいえない。
従って、本発明に係るキャビティ位置認識用マーク９の
存在により正規のキャビティ位置（Ｘ座標）を認識する
ことができることが理解される。
かかるキャビティ部の位置を正確に認識し、中心位置が
定まった後に、第５図に示すように、キャビティ部８の
中心位置に、接合材料例えばＡｇを含むポリイミド系合
成樹脂ペースト１５を用いて、半導体チップ１６をマウ
ントする。このマウントはキャピテイ部８に当該ペース
ト１５を例えばボッティング技術により塗布し、該ペー
スト１５を接合材料として半導体チップ１６を接合固着
させる。
半導体チップ１６は例えばシリコーン単結晶基板より構
成され、半導体チップ１６はボンディングワイヤ１７例
えばＡｕ線やＡｔ線によりボンディングポスト部１４と
例えば周知の超音波ボンディング法によりワイヤボンデ
ィングされ電気的に接続される。
図示してないが、ボンディングポスト部１４は例えば金
属製の外部コンタクト部１８と接続され、半導体チップ
１６内に外部から信号の入出力が可能となる。そして、
半導体チップ１６など外的環境から保護するために、ペ
ース７上に封止ガラスなどの封止材料を用いてキャップ
１９を取付け、封止する。
り材料により構成される。
〔効果〕
（１）キャビティ位置認識用マークを設けたので、キャ
ビティ部とその周辺部とに反射光量の差がなくキャビテ
ィ部の位置認識が不可能の場合にあっても、キャビティ
位置の自動認識が可能となる。
（２）光学的方法を活かしてキャビティ位置の認識を可
能とすることができる。　′ （３）キャビティ位置認識用マークをキャピテイ部の対
角線上２箇所に設けることにより半導体チップをペレッ
ト付する中心位置を容易に認識することができる。
（４）キャビティ余裕の小さい半導体チップであっても
、そのペレット付の中心位置を容易に知ることができる
ので、大チップ化圧対し極めて有利な技術を提供するこ
とができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない。
例えば、半導体チップ１６の固着手段としては、Ａｇ入
りのポリイミド系合成樹脂ペーストに代えて、Ａｇ入り
のエポキシ系合成樹脂、シリコン樹脂、シリコンゴム等
、金属以外のものであれば何でもよい。また、半導体チ
ップを固着する以前に固着手段１５が設けられていない
場合に、本発明は適用できることは言うまでもない。ま
た、前記実施例ではキャビティ位置認識用マークをキャ
ビティコーナ一部２点に設けた例を示したが、同様に対
角線上に４点設けてもよい。
〔利用分野〕　。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＬＣＣパッケージに
適用した場合について説明したが、タブ等の半導体チッ
プを固着する領域の位置認識を必要とするセラミックパ
ッケージ、ガラス封止型パッケージ、樹脂封止型パッケ
ージなどを用いるその他の半導体装置に適用することが
できる。
【図面の簡単な説明】
第１図はキャップを取り除いたパッケージの平面図、 第２図は従来例を示す平面図、 第３図は本発明を説明するための平面図、第４図は本発
明実施例を示す平面図、 第５図は本発明実施例を示す要部断面図、第６図はマツ
チングパターン例を示す平面図である。 １・・・ペース、２・・・半導体チップ搭載部（キャビ
ティ部）、３・・・半導体チップ、４・・・ボンディン
グワイヤ、５・・・ポンディングポスト部、６・・・キ
ャピテイ周辺部、７・・・ベース、８・・・半導体チッ
プ搭載部（キャビティ部）、９・・・キャピテイ位置認
識用マーク、１０・・・キャピテイ周辺部、１１・・・
黒色、１２・・・白色、１３・・・マツチングパターン
、１４・・・ポンディングポスト部、１５・・・Ａｇを
含むポリイミド系合成樹脂ペースト、１６・・・半導体
チップ、１７・・・ボンディングワイヤ、１８・・・外
部コンタク第　１　図 第　２　図

Claims (1)

  1. 【特許請求の範囲】 １、　パッケージのキャビティ部の一部にキャビティ位
    置認識用マークを設けて成ることを特徴とするキャビテ
    ィ部を有する気密封止型半導体装置。 ２、キャビティ位置認識用マークが、キャビティ部と該
    キャビティ部周辺部の反射光量の差によりキャビティ位
    置を光学的に認識する方法に使用されるマークであって
    、金属材料により形成されている、特許請求の範囲第１
    項記載の半導体装置。
JP5602884A 1984-03-26 1984-03-26 半導体装置 Pending JPS60200534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5602884A JPS60200534A (ja) 1984-03-26 1984-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5602884A JPS60200534A (ja) 1984-03-26 1984-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS60200534A true JPS60200534A (ja) 1985-10-11

Family

ID=13015608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5602884A Pending JPS60200534A (ja) 1984-03-26 1984-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS60200534A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63191638U (ja) * 1987-05-28 1988-12-09
JPH0566994U (ja) * 1992-02-15 1993-09-03 京セラ株式会社 半導体素子収納用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63191638U (ja) * 1987-05-28 1988-12-09
JPH0566994U (ja) * 1992-02-15 1993-09-03 京セラ株式会社 半導体素子収納用パッケージ

Similar Documents

Publication Publication Date Title
KR101031394B1 (ko) 광 센서 패키지
US6686667B2 (en) Image sensor semiconductor package with castellation
JP2914097B2 (ja) 射出成形プリント基板
JPS60200534A (ja) 半導体装置
JPH0824155B2 (ja) 半導体パッケ−ジ
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
JPH098360A (ja) 発光ダイオード
JPH083016Y2 (ja) 半導体用リードフレーム
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
KR100708052B1 (ko) 반도체패키지
JPH05211268A (ja) 半導体装置
JPS60262434A (ja) 半導体装置
JPS6158248A (ja) 薄型半導体装置
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
JPH04139737A (ja) 半導体チップの実装方法
JPS62131555A (ja) 半導体集積回路装置
JPH06112402A (ja) 半導体装置
US6307270B1 (en) Electro-optic device and method for manufacturing the same
JPH0493051A (ja) 薄型モジュール
JPH11307483A (ja) 半導体装置の製法および半導体装置
JPH04106941A (ja) 樹脂封止型半導体装置
KR200164522Y1 (ko) Ic 카드 패키지
JPS639372B2 (ja)
KR200286322Y1 (ko) 반도체패키지
JPS63137442A (ja) 半導体装置