JPH0824155B2 - 半導体パッケ−ジ - Google Patents

半導体パッケ−ジ

Info

Publication number
JPH0824155B2
JPH0824155B2 JP62108923A JP10892387A JPH0824155B2 JP H0824155 B2 JPH0824155 B2 JP H0824155B2 JP 62108923 A JP62108923 A JP 62108923A JP 10892387 A JP10892387 A JP 10892387A JP H0824155 B2 JPH0824155 B2 JP H0824155B2
Authority
JP
Japan
Prior art keywords
transparent plate
pad
semiconductor package
heat
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62108923A
Other languages
English (en)
Other versions
JPS63274162A (ja
Inventor
正栄 南沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62108923A priority Critical patent/JPH0824155B2/ja
Publication of JPS63274162A publication Critical patent/JPS63274162A/ja
Publication of JPH0824155B2 publication Critical patent/JPH0824155B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Description

【発明の詳細な説明】 〔概 要〕 CCDあるいはEPROMを搭載した半導体パッケージであっ
て、透明板にフリップチップ法により半導体素子を搭載
し、素子を背面を樹脂にて覆うことによりパッケージの
薄型化を可能とする。
〔産業上の利用分野〕
本発明は半導体パッケージに関するものであり、さら
に詳しく言えば、光を利用する半導体を搭載したパッケ
ージの薄型化に関するものである。
〔従来の技術〕
従来、CCD（charge coupled device）あるいはEPROM
（erasable programmable read onlymemory）を搭載し
たパッケージは光を素子表面に当てる必要があるため、
第３図に示すように、セラミックリードベース１に凹所
を設け、そこに素子２を搭載し、細線３によりリード４
との間をワイヤボンディングした後、上部を透明な板あ
るいは素子上面が透明な板５で覆い周囲を樹脂又ガラス
よりなる接合材６でセラミックリードベース１に封止し
ている。
〔発明が解決しようとする問題点〕
上記従来の半導体パッケージでは、中空構造のセラミ
ック基板を用いているため、厚さが厚くなり、また製造
コストが高くなる等の欠点があった。またCCD素子を複
数個組合わせてイメージセンサを構成するような場合に
はダイボンディング時の位置合わせが困難であるという
問題もあった。
本発明はこのような点にかんがみて創作されたもの
で、セラミック基板を用いず、製造コストが低く且つ薄
型化が可能な半導体パッケージを提供することを目的と
している。
〔問題点を解決するための手段〕
このため本発明においては、第１図に例示するよう
に、外部リード11及び該外部リード11に導通する配線及
びパッド12が形成された透明板10と、該パッド12にフリ
ップチップ法により接続された１個又は複数個の半導体
素子13と、該素子13の背面を囲む様にして前記透明板10
に接着した耐熱性樹脂フィルム14と、さらに該耐熱性樹
脂フィルム14の上を覆い、その周囲で前記透明板10に封
止した樹脂15とよりなることを特徴としている。
〔作 用〕
予め外部リード11及び該リードに導通する配線とパッ
ド12が形成された透明板10にフリップチップ法で半導体
素子13を搭載し、その背後を樹脂15で覆ったことにより
パッケージの薄型化が可能となる。
〔実施例〕
第１図は本発明の実施例の断面を示す図である。
本実施例は同図に示すように、予め外部リード11及び
該外部リード11に導通した配線及びパッド12が設けられ
た透明板10にCCD又はEPROM等の光を必要とする半導体素
子13を、そのバンプ13aを前記パッド12に接合するよう
にフリップチップ法によりボンディングし、この半導体
素子の背面を耐熱性樹脂フィルム（例えばポリイミドフ
ィルム）で覆い、その周囲を透明板10に接着し、さらに
その上から樹脂15で封止したものであり、半導体素子13
の動作に必要な光は透明板10を通して当てることができ
るようになっている。
なお前記透明板10には透明ガラス板又は樹脂のポッテ
ィングに耐える透明樹脂板（例えばポリメチルペンテ
ン：融点235℃程度、軟化点150℃程度）を用いることが
できる。
このように構成された本実施例は透明板10に直接素子
10をフリップチップ法でボンディングすることにより、
そのセルフアライニング性によって素子の位置合わせが
容易となり、また樹脂15により封止し、セラミック基板
を必要としないためパッケージの薄型化（従来の1/2程
度が可能）及び低価格化が可能となる。また半導体素子
13と封止用の樹脂15との間に耐熱性の樹脂フィルム14を
挿入することは、樹脂15が素子13の表面に廻り込むのを
防ぎ、かつ素子背面と樹脂15の間のストレスの緩和にも
有効である。
以上説明した第１図に示す実施例はDIP型であるが、
本発明はさらに第２図に示すように外部リード11の形状
のみが異なるSIP型,LCC型等にも適用が可能である。
〔発明の効果〕
以上述べてきたように、本発明によれば、極めて簡易
な構成で、半導体パッケージの薄型化及び低価格化がで
き、実用的には極めて有用である。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面図、 第２図は本発明の他の実施例を示す断面図、 第３図は従来の半導体パッケージを示す断面図である。 第１図，第２図において、 10は透明板、11は外部リード、 12はパッド、13は半導体素子、 14は耐熱性樹脂フィルム、 15は樹脂である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】外部リード（11）及び該外部リード（11）
    に導通する配線及びパッド（12）が形成された透明板
    （10）と、該パッド（12）にフリップチップ法により接
    続された１個又は複数個の半導体素子（13）と、該素子
    （13）の背面を囲む様にして前記透明板（10）に接着し
    た耐熱性樹脂フィルム（14）と、さらに該耐熱性樹脂フ
    ィルム（14）の上を覆い、その周囲で前記透明板（10）
    に封止した樹脂（15）とよりなることを特徴とする半導
    体パッケージ。
JP62108923A 1987-05-06 1987-05-06 半導体パッケ−ジ Expired - Lifetime JPH0824155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62108923A JPH0824155B2 (ja) 1987-05-06 1987-05-06 半導体パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62108923A JPH0824155B2 (ja) 1987-05-06 1987-05-06 半導体パッケ−ジ

Publications (2)

Publication Number Publication Date
JPS63274162A JPS63274162A (ja) 1988-11-11
JPH0824155B2 true JPH0824155B2 (ja) 1996-03-06

Family

ID=14497076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62108923A Expired - Lifetime JPH0824155B2 (ja) 1987-05-06 1987-05-06 半導体パッケ−ジ

Country Status (1)

Country Link
JP (1) JPH0824155B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318342A (ja) * 1989-06-16 1991-01-25 Fuji Photo Optical Co Ltd 電子内視鏡の固体撮像素子アセンブリ
KR930010072B1 (ko) * 1990-10-13 1993-10-14 금성일렉트론 주식회사 Ccd패키지 및 그 제조방법
JP2769255B2 (ja) * 1990-11-05 1998-06-25 松下電子工業株式会社 撮像装置およびその製造方法
US5534725A (en) * 1992-06-16 1996-07-09 Goldstar Electron Co., Ltd. Resin molded charge coupled device package and method for preparation thereof
KR960009089B1 (ko) * 1993-03-04 1996-07-10 문정환 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지
EP0790652B1 (en) * 1995-08-02 2007-02-21 Matsushita Electric Industrial Co., Ltd. Solid-state image pickup device and its manufacture
JP3536504B2 (ja) 1996-01-17 2004-06-14 ソニー株式会社 固体撮像素子及びその製造方法
KR100424611B1 (ko) * 2001-04-20 2004-03-27 울트라테라 코포레이션 저형상 감광성 반도체 패키지

Also Published As

Publication number Publication date
JPS63274162A (ja) 1988-11-11

Similar Documents

Publication Publication Date Title
KR20050071637A (ko) 광 센서 패키지
JP2895920B2 (ja) 半導体装置及びその製造方法
JPH0824155B2 (ja) 半導体パッケ−ジ
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH065726A (ja) 樹脂製中空パッケージを用いた半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2745628B2 (ja) 樹脂封止型半導体装置
JPS6313337A (ja) 半導体素子の実装方法
JPH03109760A (ja) 半導体装置
JPS62195Y2 (ja)
JPH0364934A (ja) 樹脂封止型半導体装置
JPH06112402A (ja) 半導体装置
JPH0543294B2 (ja)
JPS6362335A (ja) 集積回路装置
JP2681145B2 (ja) 樹脂封止半導体装置
JPS60200534A (ja) 半導体装置
JPH01283855A (ja) 半導体装置
JP3358697B2 (ja) 半導体パッケージ
JPH1154695A (ja) 半導体装置
JPH04106941A (ja) 樹脂封止型半導体装置
JP2819614B2 (ja) 樹脂封止型半導体装置
JPH11135669A (ja) Ｃｓｐ型半導体装置
JPH0737932A (ja) 半導体装置およびその実装方法
JPH08181165A (ja) 半導体集積回路
JPH0720924Y2 (ja) 半導体装置