JPS63274162A - 半導体パッケ−ジ - Google Patents

半導体パッケ−ジ

Info

Publication number
JPS63274162A
JPS63274162A JP62108923A JP10892387A JPS63274162A JP S63274162 A JPS63274162 A JP S63274162A JP 62108923 A JP62108923 A JP 62108923A JP 10892387 A JP10892387 A JP 10892387A JP S63274162 A JPS63274162 A JP S63274162A
Authority
JP
Japan
Prior art keywords
transparent plate
resin
external lead
bonded
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62108923A
Other languages
English (en)
Other versions
JPH0824155B2 (ja
Inventor
Masae Minamizawa
南沢　正栄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62108923A priority Critical patent/JPH0824155B2/ja
Publication of JPS63274162A publication Critical patent/JPS63274162A/ja
Publication of JPH0824155B2 publication Critical patent/JPH0824155B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ＣＯＤあるいはＥＰＲＯＭを搭載した半導体パフケージ
であって、透明板にフリップチップ法により半導体素子
を搭載し、素子の背面を樹脂にて覆うことによりパンケ
ージの薄型化を可能とする。
〔産業上の利用分野〕
本発明は半導体パッケージに関するものであり、さらに
詳しく言えば、光を利用する半導体を搭載したパッケー
ジの薄型化に関するものである。
〔従来の技術〕
従来、ＣＯＤ　（ｃｈａｒｇｅ　ｃｏｕｐｌｅｄ　ｄｅ
ｖｉｃｅ）あるいはＥ　Ｆ　ＲＯＭ　（ｅｒａｓａｂｌ
ｅ　ｐｒｏｇｒａｍｍａｂｌｅ　ｒｅａｄ　ｏｎｌｙｍ
ｅｍｏｒｙ）を搭載したパッケージは光を素子表面に当
てる必要があるため、第３図に示すように、セラミック
リードベースｌに凹所を設け、そこに素子２を搭載し、
細線３によりリード４との間をワイヤボンディングした
後、上部を透明な板あるいは素子上面が透明な板５で覆
い周囲を樹脂又ガラスよりなる接合材６でセラミックリ
ードベース１に封止している。
〔発明が解決しようとする問題点〕
上記従来の半導体パンケージでは、中空構造のセラミッ
ク基板を用いているため、厚さが厚くなリ、また製造コ
ストが高くなる等の欠点があった。
またＣＯＤ素子を複数個組合わせてイメージセンサを構
成するような場合にはダイボンディング時の位置合わせ
が困難であるという問題もあった。
本発明はこのような点にかんがみて創作されたもので、
セラミック基板を用いず、製造コストが低く且つ薄型化
が可能な半導体パッケージを提供することを目的として
いる。
〔問題点を解決するための手段〕
このため本発明においては、第１図に例示するように、
外部リード１１及び該外部リード１１に導通する配線及
びバッド１２が形成された透明板１０と、該バッド１２
にフリップチップ法により接続された１個又は複数個の
半導体素子１３と、該素子１３の背面を囲む様にして前
記透明板１０に接着した耐熱性樹脂フィルム１４と、さ
らに該耐熱性樹脂フィルム１４の上を覆い、その周囲で
前記透明板１０に封止した樹脂１５とよりなることを特
徴としている。
〔作　用〕
予め外部リード１１及び該リードに導通する配線とバッ
ド１２が形成された透明板１０にフリ・ノブチップ法で
半導体素子１３を搭載し、その背後を樹脂１５で覆った
ことによりバ・ノケージの薄型化が可能となる。
〔実施例〕
第１図は本発明の実施例の断面を示す図である。
本実施例は同図に示すように、予め外部リード１１及び
該外部リード１１に導通した配線及びバッド１２が設け
られた透明板１０にＣＣＤ又はＥＰＲＯＭ等の光を必要
とする半導体素子１３を、そのバンプ１３ａを前記バッ
ド１２に接合するようにフリップチップ法によりボンデ
ィングし、この半導体素子の背面を耐熱性樹脂フィルム
（例えばポリイミドフィルム）で覆い、その周囲を透明
板１０に接着し、さらにその上から樹脂１５で封止した
ものであり、半導体素子１３の動作に必要な光は透明板
１０を通して当てることができるようになっている。
なお前記透明板１０には透明ガラス板又は樹脂のボッテ
ィングに耐える透明樹脂板（例えばポリメチルペンテン
：融点２３５℃程度、軟化点１５０℃程度）を用いるこ
とができる。
このように構成された本実施例は透明板１０に直接素子
１０をフリップチップ法でボンディングすることにより
、そのセルファライニング性によって素子の位置合わせ
が容易となり、また樹脂１５により封止し、セラミック
基板を必要としないためパッケージの薄型化（従来の２
程度が可能）及び低価格化が可能となる。また半導体素
子１３と封止用の樹脂１５との間に耐熱性の樹脂フィル
ム１４を挿入することは、樹脂１５が素子１３の表面に
廻り込むのを防ぎ、かつ素子背面と樹脂１５の間のスト
レスの緩和にも有効である。
以上説明した第１図に示す実施例はＤＩＰ型であるが、
本発明はさらに第２図に示すように外部リード１１の形
状のみが異なるＳＩＰ型、ＬＣＣ型等にも適用が可能で
ある。
〔発明の効果〕
以上述べてきたように、本発明によれば、極めて簡易な
構成で、半導体パッケージの薄型化及び低価格化ができ
、実用的には極めて有用である。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面図、第２図は本発明
の他の実施例を示す断面図、第３図は従来の半導体パッ
ケージを示す断面図である。 第１図、第２図において、 ＩＯは透明板、　　　　　１１は外部リード、１２はバ
ッド、　　　　　１３は半導体素子、１４は耐熱性樹脂
フィルム、 １５は樹脂である。 本発明の実施例を示す断面図 １０　　透明板 １１・・外部リード １２・・ノゼノド １３・　半導体素子 １３Ｇ・・″ンプ １４・・・耐熱性樹脂フィルム １５・・樹脂 （ａ）　　ＳＩＰ型 （ｂ）　ＬＣＣ型 本発明の他の実施例を示す断面図 第２図 １ｏ・・透明板 １１１．外部リード １２・・・９ノド １３１．半導体素子 １３Ｃ１・・・パンツ １４−３．耐熱性樹脂フィルム １５・・・樹脂

Claims (1)

    【特許請求の範囲】
  1. １、外部リード（１１）及び該外部リード（１１）に導
    通する配線及びパッド（１２）が形成された透明板（１
    ０）と、該パッド（１２）にフリップチップ法により接
    続された１個又は複数個の半導体素子（１３）と、該素
    子（１３）の背面を囲む様にして前記透明板（１０）に
    接着した耐熱性樹脂フィルム（１４）と、さらに該耐熱
    性樹脂フィルム（１４）の上を覆い、その周囲で前記透
    明板（１０）に封止した樹脂（１５）とよりなることを
    特徴とした半導体装置。
JP62108923A 1987-05-06 1987-05-06 半導体パッケ−ジ Expired - Lifetime JPH0824155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62108923A JPH0824155B2 (ja) 1987-05-06 1987-05-06 半導体パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62108923A JPH0824155B2 (ja) 1987-05-06 1987-05-06 半導体パッケ−ジ

Publications (2)

Publication Number Publication Date
JPS63274162A true JPS63274162A (ja) 1988-11-11
JPH0824155B2 JPH0824155B2 (ja) 1996-03-06

Family

ID=14497076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62108923A Expired - Lifetime JPH0824155B2 (ja) 1987-05-06 1987-05-06 半導体パッケ−ジ

Country Status (1)

Country Link
JP (1) JPH0824155B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318342A (ja) * 1989-06-16 1991-01-25 Fuji Photo Optical Co Ltd 電子内視鏡の固体撮像素子アセンブリ
JPH056989A (ja) * 1990-11-05 1993-01-14 Matsushita Electron Corp 撮像装置およびその製造方法
JPH06342854A (ja) * 1990-10-13 1994-12-13 Gold Star Electron Co Ltd Ｃｃｄパッケージおよびその組立方法
US5534725A (en) * 1992-06-16 1996-07-09 Goldstar Electron Co., Ltd. Resin molded charge coupled device package and method for preparation thereof
US5644169A (en) * 1993-03-04 1997-07-01 Goldstar Electron Co., Ltd. Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby
EP0790652A1 (en) * 1995-08-02 1997-08-20 Matsushita Electronics Corporation Solid-state image pickup device and its manufacture
US6368898B1 (en) 1996-01-17 2002-04-09 Sony Corporation Solid-state image sensing device
KR100424611B1 (ko) * 2001-04-20 2004-03-27 울트라테라 코포레이션 저형상 감광성 반도체 패키지

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318342A (ja) * 1989-06-16 1991-01-25 Fuji Photo Optical Co Ltd 電子内視鏡の固体撮像素子アセンブリ
JPH06342854A (ja) * 1990-10-13 1994-12-13 Gold Star Electron Co Ltd Ｃｃｄパッケージおよびその組立方法
JPH056989A (ja) * 1990-11-05 1993-01-14 Matsushita Electron Corp 撮像装置およびその製造方法
US5534725A (en) * 1992-06-16 1996-07-09 Goldstar Electron Co., Ltd. Resin molded charge coupled device package and method for preparation thereof
US5644169A (en) * 1993-03-04 1997-07-01 Goldstar Electron Co., Ltd. Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby
EP0790652A1 (en) * 1995-08-02 1997-08-20 Matsushita Electronics Corporation Solid-state image pickup device and its manufacture
EP0790652A4 (en) * 1995-08-02 1998-12-09 Matsushita Electronics Corp SOLID IMAGE RECORDING DEVICE AND PRODUCTION METHOD
US6368898B1 (en) 1996-01-17 2002-04-09 Sony Corporation Solid-state image sensing device
US6399995B1 (en) 1996-01-17 2002-06-04 Sony Corporation Solid state image sensing device
KR100424611B1 (ko) * 2001-04-20 2004-03-27 울트라테라 코포레이션 저형상 감광성 반도체 패키지

Also Published As

Publication number Publication date
JPH0824155B2 (ja) 1996-03-06

Similar Documents

Publication Publication Date Title
US7745897B2 (en) Methods for packaging an image sensor and a packaged image sensor
JP2010278451A (ja) イメージセンサ装置
JPS63274162A (ja) 半導体パッケ−ジ
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JPS62195Y2 (ja)
KR100497286B1 (ko) 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
JPH03149865A (ja) リードフレーム
JP3545171B2 (ja) 半導体装置
JPS6313337A (ja) 半導体素子の実装方法
JPH11354764A (ja) 固体撮像装置及びその製造方法
JPH03109760A (ja) 半導体装置
JP2004266012A (ja) 半導体装置
JPS60154643A (ja) 半導体装置
JPS62166553A (ja) 樹脂封止型半導体装置
JPS62286272A (ja) 半導体撮像装置
JP2005159136A (ja) Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置
JPH11135669A (ja) Ｃｓｐ型半導体装置
JPS60200534A (ja) 半導体装置
KR20010058581A (ko) 반도체패키지 및 그 제조방법
KR20020048315A (ko) 이미지 센서 시스템을 위한 반도체 모듈 패캐지
KR20000001953U (ko) 멀티 칩 패키지
JPH04106941A (ja) 樹脂封止型半導体装置
TWI245382B (en) Packaging lens holder structure and manufacture method thereof
JPH04140194A (ja) Ｉｃモジュールの製造方法
JPS63137442A (ja) 半導体装置