JPH04140194A - Ｉｃモジュールの製造方法 - Google Patents
Ｉｃモジュールの製造方法Info
- Publication number
- JPH04140194A JPH04140194A JP2264102A JP26410290A JPH04140194A JP H04140194 A JPH04140194 A JP H04140194A JP 2264102 A JP2264102 A JP 2264102A JP 26410290 A JP26410290 A JP 26410290A JP H04140194 A JPH04140194 A JP H04140194A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- module
- cavity
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims abstract description 13
- 230000009477 glass transition Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 238000001721 transfer moulding Methods 0.000 abstract description 6
- 239000010931 gold Substances 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 2
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、例えばワイヤボンディングされたＩＣチップ
を樹脂封止してなるＩＣモジュールの製造方法に関する
。
を樹脂封止してなるＩＣモジュールの製造方法に関する
。
（従来の技術）
例えば、ＩＣカード等に組込まれるＩＣモジュールには
第３図に示すようなものがある。すなわち、このＩＣモ
ジュール１は、基板としての両面配線基板（以下、基板
と称する）２の片側面にＩＣチップ３を有しており、こ
のＩＣチップ３を、基板２に積層されたチップランド２
ａ上に導電性接着剤等を介してマウントしている。
第３図に示すようなものがある。すなわち、このＩＣモ
ジュール１は、基板としての両面配線基板（以下、基板
と称する）２の片側面にＩＣチップ３を有しており、こ
のＩＣチップ３を、基板２に積層されたチップランド２
ａ上に導電性接着剤等を介してマウントしている。
さらに、ＩＣモジュール１は、ＩＣチップ３の電極部４
・・・（２つのみ図示）と、基板２に積層された導電性
材料からなり配線パターンを構成するボンディング部５
・・・とを、金ワイヤ６・・・を介して接続している。
・・・（２つのみ図示）と、基板２に積層された導電性
材料からなり配線パターンを構成するボンディング部５
・・・とを、金ワイヤ６・・・を介して接続している。
そして、ＩＣモジュール１は、上述のようにＩＣチップ
３を基板２にワイヤボンディングすることにより、ＩＣ
チップ３の電極部５・・・と、基板２に積層され外側に
露出したコンタクト部７・・・とを接続している。
３を基板２にワイヤボンディングすることにより、ＩＣ
チップ３の電極部５・・・と、基板２に積層され外側に
露出したコンタクト部７・・・とを接続している。
ここで、第３図中に８・・・（２つのみ図示）で示すの
は、基板２の各面にそれぞれ形成されたボンディング部
５・・・とコンタクト部７・・・とを接続させるスルー
ホールである。
は、基板２の各面にそれぞれ形成されたボンディング部
５・・・とコンタクト部７・・・とを接続させるスルー
ホールである。
また、ＩＣモジュール１は、基板２の周縁部に沿って配
設された枠状のダム９によりＩＣチップ３を囲っている
。そして、ＩＣモジュール１は、例えばエポキシ樹脂１
０等の溶融した樹脂をダム９の内側に滴下・充填したの
ち硬化させ、ＩＣチップ３を封止している。
設された枠状のダム９によりＩＣチップ３を囲っている
。そして、ＩＣモジュール１は、例えばエポキシ樹脂１
０等の溶融した樹脂をダム９の内側に滴下・充填したの
ち硬化させ、ＩＣチップ３を封止している。
また、ダム９の内側に充填されたエポキシ樹脂１０は、
硬化したのち、第３図中に２点鎖線で示すようにダム９
の先端面９ａに対して隆起する過剰部分１１を生じる。
硬化したのち、第３図中に２点鎖線で示すようにダム９
の先端面９ａに対して隆起する過剰部分１１を生じる。
このため、エポキシ樹脂１０は、研削等の方法により過
剰部分１１を除去され、表面１２を、ダム９の先端面９
ａと、ともに同一平面を形成するよう平滑に成形される
。
剰部分１１を除去され、表面１２を、ダム９の先端面９
ａと、ともに同一平面を形成するよう平滑に成形される
。
また、このようなＩＣモジュールは、例えば特開昭５８
−９２５９７号公報等に記載されている。
−９２５９７号公報等に記載されている。
（発明が解決しようとする課題）
ところで、上述のようなＩＣモジュール１を製造する方
法においては、液状封止が採用されており、基板２にダ
ム９を設ける必要があったため、基板２のコストが大と
なるという不具合があった。
法においては、液状封止が採用されており、基板２にダ
ム９を設ける必要があったため、基板２のコストが大と
なるという不具合があった。
また、ＩＣチップ３の封止、エポキシ樹脂の硬化、およ
び過剰部分１１の研削の３工程が必要であり、その分コ
スト高になるという不具合があった。
び過剰部分１１の研削の３工程が必要であり、その分コ
スト高になるという不具合があった。
本発明の目的とするところは、基板および封止のコスト
の低減が可能なＩＣモジュールの製造方法を提供するこ
とにある。
の低減が可能なＩＣモジュールの製造方法を提供するこ
とにある。
［発明の構成〕
（課題を解決するための手段および作用）上記目的を達
成するために本発明は、ＩＣチップを基板に装着し、Ｉ
Ｃチップと基板との間にボンディングワイヤを架設して
ＩＣチップを基板にワイヤボンディングするとともに、
ＩＣチップを樹脂封止してなるＩＣモジュールの製造方
法において、基板にガラス転移温度が１６０℃以上の耐
熱性基板を用いるとともにＩＣチップをトランスファモ
ールディングすることにある。
成するために本発明は、ＩＣチップを基板に装着し、Ｉ
Ｃチップと基板との間にボンディングワイヤを架設して
ＩＣチップを基板にワイヤボンディングするとともに、
ＩＣチップを樹脂封止してなるＩＣモジュールの製造方
法において、基板にガラス転移温度が１６０℃以上の耐
熱性基板を用いるとともにＩＣチップをトランスファモ
ールディングすることにある。
こうすることによって本発明は、基板および封止のコス
トを低減できるようにしたことにある。
トを低減できるようにしたことにある。
（実施例）
以下、本発明の一実施例を第１図および第２図に基づい
て説明する。なお、従来の技術の項で説明したものと重
複するものについては同一番号を付し、その説明は省略
する。
て説明する。なお、従来の技術の項で説明したものと重
複するものについては同一番号を付し、その説明は省略
する。
第１図および第２図は本発明の一実施例を示しており、
両図中の符号２１は、例えばＩＣカードに組込まれるＩ
Ｃモジュールを示している。このＩＣモジュール２１は
、耐熱性基板（以下、基板と称する）２２の一側面上に
ＩＣチップ３を有しており、このＩＣチップ３を、基板
２２の板面中央部に位置するチップランド２２ａ上にマ
ウントしている。
両図中の符号２１は、例えばＩＣカードに組込まれるＩ
Ｃモジュールを示している。このＩＣモジュール２１は
、耐熱性基板（以下、基板と称する）２２の一側面上に
ＩＣチップ３を有しており、このＩＣチップ３を、基板
２２の板面中央部に位置するチップランド２２ａ上にマ
ウントしている。
そして、ＩＣモジュール２１は、ＩＣチップ３上に配設
された電極部４・・・とこの電極部４・・・に対応する
よう配設された上記ボンディング部５・・・との間にボ
ンディングワイヤとしての金ワイヤ６・・・を架設して
いる。そして、ＩＣモジュール２１は、この金ワイヤ６
を介して、ＩＣチップ３と基板２２とを通電可能に接続
している。
された電極部４・・・とこの電極部４・・・に対応する
よう配設された上記ボンディング部５・・・との間にボ
ンディングワイヤとしての金ワイヤ６・・・を架設して
いる。そして、ＩＣモジュール２１は、この金ワイヤ６
を介して、ＩＣチップ３と基板２２とを通電可能に接続
している。
基板２２は、ガラスエポキシ樹脂を成形してなるもので
ある。そして、具体的には、この基板２２には、Ｕ Ｌ
（Ｌｌｎｄｅｒｖｒｉｔｅｒｓ Ｌａｂｏｒａｔｏｒ
ｉｅｓ）規格で認定されたＦＲ−５が採用されている。
ある。そして、具体的には、この基板２２には、Ｕ Ｌ
（Ｌｌｎｄｅｒｖｒｉｔｅｒｓ Ｌａｂｏｒａｔｏｒ
ｉｅｓ）規格で認定されたＦＲ−５が採用されている。
つまり、この基板２２のＴｇ（ガラス転移温度）は１６
０℃以上であり、１６０℃よりも低い温度における基板
２２の特性は常に安定している。
０℃以上であり、１６０℃よりも低い温度における基板
２２の特性は常に安定している。
また、ＩＣチップ３は、第２図に示すように、トランス
ファモールディングされている。
ファモールディングされている。
つまり、第２図に示すように、ＩＣチップ３をワイヤボ
ンディングされた基板２２が、ＩＣチップ３を上向きに
した状態で、金型２３の下型２４に挿入される。さらに
、下型２４に上型２５が組合わされるとともに、この上
型２５が基板２２の例えば外周縁部を下型２４に押圧し
、基板２２を固定する。さらに、これら下型２４と上型
２５との間には、下型２４に形成され基板２２を固定す
る溝、上型２５に形成されたキャビティ２６、および、
このキャビティ２６と連通した樹脂通路２７とが設けら
れている。
ンディングされた基板２２が、ＩＣチップ３を上向きに
した状態で、金型２３の下型２４に挿入される。さらに
、下型２４に上型２５が組合わされるとともに、この上
型２５が基板２２の例えば外周縁部を下型２４に押圧し
、基板２２を固定する。さらに、これら下型２４と上型
２５との間には、下型２４に形成され基板２２を固定す
る溝、上型２５に形成されたキャビティ２６、および、
このキャビティ２６と連通した樹脂通路２７とが設けら
れている。
そして、例えば８０℃に予熱された熱硬化性の封止樹脂
（エポキシ樹脂など）２８が樹脂通路２７を通り、１６
０℃に加熱されたキャビティ２６内に圧入されて充填さ
れる。そして、封止樹脂２８がキャビティ２６内で硬化
し、第１図に示すようなＩＣモジュール２１が形成され
る。
（エポキシ樹脂など）２８が樹脂通路２７を通り、１６
０℃に加熱されたキャビティ２６内に圧入されて充填さ
れる。そして、封止樹脂２８がキャビティ２６内で硬化
し、第１図に示すようなＩＣモジュール２１が形成され
る。
なお、封止樹脂２８の硬化時間は２〜３分である。
すなわち、このような製造方法においては、トランスフ
ァモールド法によりＩＣチップ３の封止を行っているの
で、基板２２にダムを設ける必要がない。そして、封止
樹脂２８の硬化に要する時間を短縮でき、さらに、封止
に伴って生じていた過剰部分を研削する工程を省略でき
る。
ァモールド法によりＩＣチップ３の封止を行っているの
で、基板２２にダムを設ける必要がない。そして、封止
樹脂２８の硬化に要する時間を短縮でき、さらに、封止
に伴って生じていた過剰部分を研削する工程を省略でき
る。
そして、具体的には、ダムを不要にしたことにより、基
板コストを従来の３／４に低減できた。
板コストを従来の３／４に低減できた。
また、トランスファモールドを採用したことにより、封
止コストを従来の１１５に低減できた。
止コストを従来の１１５に低減できた。
ここで、第３図を引用して示すような従来の方法に用い
られる基板の耐熱温度は１３０℃であり、このため、液
状封止の際の適用温度は１２０℃（硬化時）に制限する
必要があった。そして、封止に３時間以上を要していた
。
られる基板の耐熱温度は１３０℃であり、このため、液
状封止の際の適用温度は１２０℃（硬化時）に制限する
必要があった。そして、封止に３時間以上を要していた
。
なお、本発明は、要旨を逸脱しない範囲で種々に変形す
ることが可能である。
ることが可能である。
［発明の効果］
以上説明したように本発明は、ＩＣチップを基板に装着
し、ＩＣチップと基板との間にボンディングワイヤを架
設してＩＣチップを基板にワイヤボンディングするとと
もに、ＩＣチップを樹脂封止してなるＩＣモジュールの
製造方法において、基板にガラス転移温度が１６０℃以
上の耐熱性基板を用いるとともにＩＣチップをトランス
ファモルディングするようにした。
し、ＩＣチップと基板との間にボンディングワイヤを架
設してＩＣチップを基板にワイヤボンディングするとと
もに、ＩＣチップを樹脂封止してなるＩＣモジュールの
製造方法において、基板にガラス転移温度が１６０℃以
上の耐熱性基板を用いるとともにＩＣチップをトランス
ファモルディングするようにした。
したがって本発明は、基板および封止のコストを低減で
きるという効果がある。
きるという効果がある。
第１図および第２図は本発明の一実施例を示すもので、
第１図はＩＣモジュールの断面図、第２図はトランスフ
ァモールド法による封止を行っている状態を示す断面図
、第３図は従来のＩＣモジュールの断面図である。 ３・・・ＩＣチップ、６・・・金ワイヤ（ボンディング
ワイヤ）、２１・・・ＩＣモジュール、２２・・・基板
。
第１図はＩＣモジュールの断面図、第２図はトランスフ
ァモールド法による封止を行っている状態を示す断面図
、第３図は従来のＩＣモジュールの断面図である。 ３・・・ＩＣチップ、６・・・金ワイヤ（ボンディング
ワイヤ）、２１・・・ＩＣモジュール、２２・・・基板
。
Claims (1)
- ＩＣチップを基板に装着し、上記ＩＣチップと上記基
板との間にボンディングワイヤを架設して上記ＩＣチッ
プを上記基板にワイヤボンディングするとともに、上記
ＩＣチップを樹脂封止してなるＩＣモジュールの製造方
法において、上記基板にガラス転移温度が１６０℃以上
の耐熱性基板を用いるとともに上記ＩＣチップをトラン
スファモールディングすることを特徴とするＩＣモジュ
ールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264102A JPH04140194A (ja) | 1990-10-02 | 1990-10-02 | Ｉｃモジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264102A JPH04140194A (ja) | 1990-10-02 | 1990-10-02 | Ｉｃモジュールの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140194A true JPH04140194A (ja) | 1992-05-14 |
Family
ID=17398543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264102A Pending JPH04140194A (ja) | 1990-10-02 | 1990-10-02 | Ｉｃモジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282781B1 (en) | 1997-12-18 | 2001-09-04 | Tdk Corporation | Resin package fabrication process |
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
-
1990
- 1990-10-02 JP JP2264102A patent/JPH04140194A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282781B1 (en) | 1997-12-18 | 2001-09-04 | Tdk Corporation | Resin package fabrication process |
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
| TW200600523A (en) | Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and process for producing semiconductor device | |
| JPH0558655B2 (ja) | ||
| WO2002009180A1 (en) | Plastic package base, air cavity type package and their manufacturing methods | |
| KR950010035A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| CN101171683A (zh) | 多芯片模块及制造方法 | |
| JP2959480B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
| JPH04140194A (ja) | Ｉｃモジュールの製造方法 | |
| JPH10242385A (ja) | 電力用混合集積回路装置 | |
| JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JPH065726A (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| JPH10135252A (ja) | 半導体装置の製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP4688647B2 (ja) | 半導体装置とその製造方法 | |
| KR19980043253A (ko) | 칩 온 보오드형 반도체 칩 패키지 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| JPH06349870A (ja) | 半導体装置及びその製造方法 | |
| JPH0964240A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07130782A (ja) | ヒートシンク付きパッケージ型半導体装置の製造方法 | |
| KR830002464B1 (ko) | 수지 밀봉형 반도체의 제조방법 | |
| JPS6066836A (ja) | 封止半導体装置 |