KR830002464B1 - 수지 밀봉형 반도체의 제조방법 - Google Patents

수지 밀봉형 반도체의 제조방법 Download PDF

Info

Publication number
KR830002464B1
KR830002464B1 KR1019830004072A KR830004072A KR830002464B1 KR 830002464 B1 KR830002464 B1 KR 830002464B1 KR 1019830004072 A KR1019830004072 A KR 1019830004072A KR 830004072 A KR830004072 A KR 830004072A KR 830002464 B1 KR830002464 B1 KR 830002464B1
Authority
KR
South Korea
Prior art keywords
resin
molding
protective film
manufacturing
module
Prior art date
Application number
KR1019830004072A
Other languages
English (en)
Inventor
요시아끼 와까시마
Original Assignee
가부시기 가이샤 히다찌세이사꾸쇼
요시야마 히로기찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기 가이샤 히다찌세이사꾸쇼, 요시야마 히로기찌 filed Critical 가부시기 가이샤 히다찌세이사꾸쇼
Priority to KR1019830004072A priority Critical patent/KR830002464B1/ko
Application granted granted Critical
Publication of KR830002464B1 publication Critical patent/KR830002464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

수지 밀봉형 반도체의 제조방법
제1도~제4도는 본 발명에 의한 수지밀봉형 반도체 장치의 제조법의 실시예에 따르는 조립절차를 설명하기 위한 개략도.
제1 a도는 평면도.
제1 b도는 제1a도의 A-A'선 단면도.
제2 a도는 제조상의 일 절차를 보인 단면도.
제2 b도는 제2 a도의 확대 단면도의 일부.
제3도, 제4도는 제조절차를 보인 단면도.
제5도는 수지로 성형된 물품을 나타내는 사시도.
제6도,제7도,제8도는 본 발명의 수지밀봉형 반도체 장치의 실시예를 나타내는 단면도.
본 발명은 수지 밀봉형 반도체 장치의 제조 방법에 관한 것이다.
반도체 직접회로(이하 "IC"라 칭함) 제조에 있어서 다수의 IC 유니트들은 일반적으로 서로 총체적으로 제조되며 그 집적된 부품은 수지를 사용, 각 IC 유니트에 대하여 틀내에서 성형된 후 리이드와 같은 불필요한 부분이 제거되고 그 결과 성형된 부품은 각 IC 유니트 별로 나누어진다.
종래 IC 제조절차상 사용하던 수지밀봉법에 있어서는, 에폭시 수지나 실리콘 수지와 같은 열경화성 수지를 사용하는 트랜스퍼 성형 방법이 광범위하게 사용되었다.
이 성형방법에 따르면, 그 틀에 성형 수지를 채워넣는 탕도(湯道)와 수지가 틀에서 유출되는 것을 막는 댐(dam)의 장설된 특별한 성형장치가 요구된다. 더우기 수지가 경화되는 데는 짧지 않는 시간(60~180,)이 결리게 되므로 생산성이 저하될 뿐만 아니라 수지가 탕도내에서 경화되는 경우가 있기 때문에 수지의 소모성이 크다.
이러한 수지 성형방법의 결점에 관하여 본 발명의 출원인은 일본특허출원번호 22909/1975(일본 특허 공개 공보 번호 98969/1976)의 "집적회로의 성형방법"의 명칭하에 이미 출원한 바 있다.
종전 특허출원에서 발표된 발명은 미리 준비된 상하부로 구성되는 성형물에 IC의 한 유니트를 고정시키고 성형물을 이 고정부에서 결합시키는 것을 특징으로 하고 있다. 이 방법은 필요한 수지량을 줄이거나 대량생산을 위해서는 적합하다고 할지라도, 성형물을 결합할 때 이에 의한 기계적, 열적 충격에 IC 주요 몸체가 깨지기 쉬운 결점이 완전히 배제된 것이 아니며 결합과 밀봉 공정이 끝난 성형물 내에 잔재하는 습기로 인하여 반도체 소자의 특성이 저하되는 장해까지 안고 있다.
본 발명은 종래 기술상 나타나는 상술한 문제점들을 제거하기 위하여 제안된 것이다.
즉, 본 발명의 첫째 목적은 성형물의 내부 공간에 있는 기때문에 반도체 소자의 특성이 저하되는 것을 막는 것이다.
본 발명의 둘째 목적은 성형물들을 봉합할 때의 열로 인하여 소자 특성이 저하되는 것을 막는 것이다.
본 발명의 셋째 목적은 성형물들을 봉합할 때의 진동으로 인하여 소자특성이 저하되는 것을 막는 것이다.
본 발명의 넷째 목적은 생산성이 높은 수지 밀봉형 반도체 장치 제조 방법을 제공하는 것이다.
이하, 실시예들을 참고하여 본 발명을 상세히 설명한다. 제(1)도~제(4)도는 본 발명에 따른 수지 밀봉 IC의 제조방법에 의한 조립과정을 나타낸 것이다.
제(1a)도와 제(1b)도에서 보인 바와 같이 실리콘으로 조성된 IC칩(반도체소자) (2)은 금속으로 조성된 리이드 프레임 (1)중 각 IC 유니트가 부착되는 프레임인 랩(tap) 리이드(12)에 부착되며, 칩의전극과 다수의 리이드(13)들은 선(3)(wire)에 의하여 상호 결합된다.
점선(L1)의 프레임은 나중에 언급하게 될 수지성형물의 위치를 나타낸다. 한편 제 (1b)도는 제 (1a)도의 A-A'선 단면도이다.
다음 제2도를 보면, 점성(粘性)의 연질 재료가 반도체 소자의 노출된 A1 전극과 이 전극에 접속되는 금속선의 부분을 적어도 애워 싸여지는 것에 관해서는 그 영역내를 포팅(potting)하는 것에 의해 용착(熔着)된다. 바꾸어 말하면, 제(2b)도에서 보인 바와 같이 노출된 A1 전극부(A1)(결합 패드부)와 금속선(3)의 부분은 연질(軟質)의 절연재료로 구선된 보호막(5)으로 덮히게 된다. 제(2b)도에서의 부호(J1)는 PN접합을 나타내고, 참조숫자(10)는 SiO2층을 나타내며, 참조숫자(11)는 "polyimideisonindroquinazolindion"와 같은 폴리이미드 수지막이나 "phosphor glass"와 같은 절연막을 나타낸다.
연질재료로 구성되는 보호막(5)의 적합한 재료로는 실리콘겔, 실리콘 그리이스, 실리콘 고무 등이 있다. 그 이후의 처리는 연질재료가 탄력성 또는 유연성을 잃지 않고 최초의 포팅(potting) 상태를 보전하도록 100~200℃의 온도에서 행한다.
다음에는 열가소성 수지(예컨데 polyphenylene sulfide ras) 구성되는 패키지형 성형물(6), (7)이 제5도에 나타내 보인 바와 같이 미리 마련되어 제3도와 같이 상하에서 상술한 리이드 프레임과 IC칩의 한 유니트를 고정지지할 수 있도록 배열된다.
그리고 나서 수지 성형물의 지지부(8)를 약 350℃~450℃의 성형물의 성형온도로 가열하여 도면(4)에서 보인 바와 같이 성형된 수지품들이 함께 결합, 봉지되도록 한다. 이 지지부를 가열하기 위해서는(처음엔 약 200℃에서 예열한 다음 초음마 전기진동, 고주파 가열, 적외선 가열, 고온분사(hot jet)등의 방법으로 짧은 시간내에 국부적으로 가열하도록 한다.
그 다음에는 프레임부를 성형물(6), (7)의 외부로 돌출한 리이드(도시하지 않음)에서 잘라 냄으로써 각 유니트의 IC 소자을 얻을 수 있다.
상술한 실시예에 따라 본 발명의 목적은 다음과 같은 근거에 의해 성취되는 것이다.
(1) 만약 반도체 소자와 수지성형물 사이에 간격이 존재한다면 수지 성형물의 안팎에서 들어간 습기가 상기한 간격으로 스며들어 물방울을 형성하는데 바로 이 물방울이 알루미늄을 부식시켜 소자의 특성을 저하시킨다.
그러나 본 발명에 의한 소자의 A1 전극의 표면은 연질 재료로 잘 피복되어 있었기 때문에 물방울, 혹은 수막(水막)이 반도체 소자의 전극 표면 위에 생기지 않으며 이로 인해 소자의 특성 저하를 방지할 수 있게 된다.
(2) 연질 재료로 구성되는 보호막(5)은 실리콘 고무와 같이 탄력을 갖는다. 따라서 수지 성형물의 상, 하부를 결합할 때 가해지는 진동으로 발생하는 금속선 사이의 합선은 연질 피막재료의 탄력으로 방지할 수 있다. 아울러 성형물의 결합시 열을 가하게 되면 열 변화 때문에 소자의 특성이 저하되는 것을 연질 피막 재료에 의해서 방지할 수있다.
이 때문에 일부분 뿐만 아니라 금속선의 전체 부분을 제7도에서 보인 바와 같이 이러한 연질 재료로 피복할 수도 있다. 이런 연질 재료로 금속선의 전체 부분을 피복하는 것은 결코 어려운 방법이 아니다.
(3) 이 패키지형 열가소성 수지성형물은 종래의 트랜스퍼 성형 방식과 비교할 때 설치면적이 1/2 이하로 줄어들 뿐만 아니라 설치비의 절감도 가능케 하며, 이에 대한 조립공정도 용이하게 자동화시킬 수 있으므로 생산성을 대폭 증대시킬 수 있다.
(4) 본 발명에 따라 연질 재료 및 성형물의 수지를 적절히 선택하게 되면 종래의 세라믹 패키지에 있어서 중대한 문제로 남아있던 α선으로 인한 IC 메모리 등의 오동작(誤動作)에 대하여 해결책을 얻을 수 있다. 여기서 본 발명은 상기실시예에만 국한되지 않는 것임을 밝혀둔다.
제6도는 수지 밀봉형 반도체 소자의 실시예를 나타낸 것인데, 이는 리이드 프레임(1), 펠릿(pellet) 장착부(탭리이드부, 12)를 절곡시킨 다음, IC 칩(2)의 표면이 연질 재료의 보호막(5)으로 피복되고 상단 성형물(6)이 하단 성형물(7) 위에 결합되어 상기 리이드 프레임(1)을 고정, 지지하면, 탭리이드부(12)의 하면이 하단 성형물(7)의 바닥에 접촉하게 된다.
이러한 구조에 의해 수지성형물(7)의 하부 공간을 효과적으로 활용할 수 있게 되므로 얇은 수지 밀봉 반도체 장치를 형성할 수 있게 된다. 금속선이 연결되는 리이드 표면과 반도체 소자의 전극 표면간의 위치 관계로 볼 때, 전극 표면은 리이드 표면고 동일한 평면상에 또는 그 아래에 위치한다. 따라서 선(wire)은 소자의 모서리에 닿지 않게 되므로 선의 파손에 대해서는 염려할 필요가 없다.
제7도는 다른 실시예를 나타낸 것으로서, 여기서는 반도체 소자의 표면을 연질 재료의 보호막으로 피복할때, 리이드 프레임의 하면에 부착되는 절연 테이프나 절연지(4)를 사용하고 있다. 이 절연테이프(4)는 보호막의 유출이나 횡방으로의 확장을 억제하기 위한 것이어서 보호막이 대단히 능률적으로 사용될 수 있으며 그의 효과도 증대시킬 수 있다.
제8도는 또 다른 일 실시예를 나타낸 것인데 여기서는 선에 의하여 반도체 소자의 표면과 연결되는 리이드(13)의 단부(端部)가 보호막(5)으로 피복되어 있으므로, 초음파 진동과 같은 진동열로 성형물(6), (7)을 봉합할 때 리이드에 접촉되어 있는 선이 상기 진동에 의하여 끊어지는 것을 막을 수 있다.
보호막(5)의재료로서폴리이미드수지(예컨데, polyimideisoindroquinazolinedion)를 사용할 수있다. 폴리이미드 수지는 실리곤 수지보다 열 저항이 크기 때문에 반도체 소자위에 성형물(6), (7)을 봉합할 때의 열에 의한 영향을 충분히 줄일 수 있다.
아울러 폴리이미드 수지는 α선에 의한 소자의 오동작을 방지할 수 있는 효과도 갖고 있다.
성형물(6), (7)의 재료로서 열경화성 수지를 사용하는 경우에는 접착부에 대하여 접착력이 있는 에폭시 수지를 사용하는 것이 바람직하다. 반도체 소자를 접촉시키는 리이드 프레임으로서 댐(dam)을 갖지 않는 리이드 프레임을 사용할 수 있다.

Claims (1)

  1. 중앙 패드와 이 중앙 패드의 주위를 둘러싼 수 개의 리드(13)를 갖는 리드 프레임(1)을 마련하는 단계와, 상기한 중앙 패드상에 반도체 소자(2)를 고착시켜 이 반도체 소자를 금속선 수단(3)으로 상기한 리드(13)에 전기적으로 접속시키는 단계와, 수지 재료를 사용하여 저부 및 이 저부의 주연에서 입설된 벽부가 각각 성형된 상, 하부 봉지물(6), (7)을 마련하는 단계와, 이 상, 하부 봉지물 사이에 리드 프레임(1)을 개재하여 상기한 반도체 소자와 금속선을 덮도록 리드 프레임(1)에 대하여 서로 대향되는 측에 성형된 상, 하부 봉지물(6), (7)을 위치시킨 단계와, 제1온도로 성형된 상, 하부 봉지물을 예열하는 단계, 상기한 제1온도보다 높은 제2온도로 상기한 벽부의 수지재료를 가열하는 것에 의해 상, 하부 봉지물(6), (7)이 밀봉되는 단계 등을 포함한 반도체 장치의 제조방법.
KR1019830004072A 1980-07-26 1983-08-23 수지 밀봉형 반도체의 제조방법 KR830002464B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019830004072A KR830002464B1 (ko) 1980-07-26 1983-08-23 수지 밀봉형 반도체의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019800002972A KR830002463B1 (ko) 1980-07-26 1980-07-26 수지 밀봉형 반도체 장치
KR1019830004072A KR830002464B1 (ko) 1980-07-26 1983-08-23 수지 밀봉형 반도체의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019800002972A Division KR830002463B1 (ko) 1980-07-26 1980-07-26 수지 밀봉형 반도체 장치

Publications (1)

Publication Number Publication Date
KR830002464B1 true KR830002464B1 (ko) 1983-10-26

Family

ID=19217253

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019800002972A KR830002463B1 (ko) 1980-07-26 1980-07-26 수지 밀봉형 반도체 장치
KR1019830004072A KR830002464B1 (ko) 1980-07-26 1983-08-23 수지 밀봉형 반도체의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019800002972A KR830002463B1 (ko) 1980-07-26 1980-07-26 수지 밀봉형 반도체 장치

Country Status (1)

Country Link
KR (2) KR830002463B1 (ko)

Also Published As

Publication number Publication date
KR830003806A (ko) 1983-06-22
KR830002463B1 (ko) 1983-10-26

Similar Documents

Publication Publication Date Title
US4523371A (en) Method of fabricating a resin mold type semiconductor device
US4829403A (en) Packaging arrangement for energy dissipating devices
US4855868A (en) Preformed packaging arrangement for energy dissipating devices
US5106784A (en) Method of making a post molded cavity package with internal dam bar for integrated circuit
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
KR100225333B1 (ko) 리이드프레임및반도체장치
KR960019676A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JPH08148644A (ja) 樹脂封止型半導体装置
KR830002464B1 (ko) 수지 밀봉형 반도체의 제조방법
KR0183009B1 (ko) 직접회로용 내부 댐바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법
JP3141634B2 (ja) 半導体装置の製造方法及び樹脂封止用金型
JPH077110A (ja) 半導体装置
JPS6263449A (ja) 半導体装置の製造法
JPS6223097Y2 (ko)
JPH08288428A (ja) 樹脂封止型半導体装置
JP2710207B2 (ja) 半導体装置およびその製造方法
JPH07307350A (ja) 半導体リードフレ−ムおよびパッケージ
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100221918B1 (ko) 칩 스케일 패키지
JPS61101054A (ja) 半導体装置およびその製造方法
JPS6066836A (ja) 封止半導体装置
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
KR200286322Y1 (ko) 반도체패키지
JPS612348A (ja) 樹脂封止形半導体装置の製造方法
JPH02189959A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19931007

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee