JPS60154643A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60154643A
JPS60154643A JP59010175A JP1017584A JPS60154643A JP S60154643 A JPS60154643 A JP S60154643A JP 59010175 A JP59010175 A JP 59010175A JP 1017584 A JP1017584 A JP 1017584A JP S60154643 A JPS60154643 A JP S60154643A
Authority
JP
Japan
Prior art keywords
pads
bonding
wire bonding
pitch
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59010175A
Other languages
English (en)
Inventor
Jun Morishita
順 森下
Kazuyoshi Sato
和善 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59010175A priority Critical patent/JPS60154643A/ja
Publication of JPS60154643A publication Critical patent/JPS60154643A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置、特に、ワイヤボンディング用パッ
ドを有する基板上にフリップチップボンディング用バン
プを形成する技術に関するものである。
〔背景技術〕
半導体素子の基板への電気的接続方式の例としては、半
導体素子の電極パッドと基板とを金捷だはアルミニウム
のワイヤで接続するワイヤボンディング製品がある。
一方、他の接続方式としては、半導体素子自体に形成し
た半田等のバンプを利用して基板上への素子の固定と共
に電気的接続も行なうフリップチッズボンディング方式
がある。
ところで、素子の使用目的等に応じて最初ワイヤボンデ
ィング方式のポンディングパッドを有する素子を７リツ
プチツプボンデイング用の素子として用いることが考え
られる。
その場合、下地のワイヤボンディング用パッドのピッチ
とフリップチップボンディング用バンプのピッチとは形
成法の違いから同一にすることが困難な場合があり両者
の間にずれが生じ、素子の下地配線から変更しなければ
ならず、新たなマスクも必要となる等、ワイヤボンディ
ング製品の７リツプチツプボンデイング化に多大な手間
と費用が要求され、切換えが困難になるという問題があ
ることが本発明者によって明らかにされた。
〔発明の目的〕
本発明の目的は、ワイヤボンディング用パッドを有する
素子の７リツプチツプ化を容易に行うことのできる技術
を提供することにある。
本発明の他の目的は、ワイヤボンディング製品の下地配
線を変更する必要なくフリソゲチップ製品に変更するこ
とのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、ワイヤボンディング用バンドの上に該パッド
のピンチとは異なるピンチの７リツプチツプボンデイン
グ用バングを形成することにより、ワイヤボンディング
製品の７リツプチツプ製品化を容易に可能とするもので
ある。
〔実施例〕
第１図は本発明に用いられる半導体ペレットの一例を示
す平面図、第２図（ａ）　、　（ｂ）はそれぞれ本発明
におけるワイヤボンディング用パッドとチップキャリア
ボンディング用バングとの関係を示す平面図と断面図、
第３図は本発明による半導体装置の一実施例を示す断面
図である。
本実施例において、半導体装置の半導体素子として用い
られる半導体ベレット１は第１図および第２図に示すよ
うにζシリコン（Ｓｔ　）の半導体基板２上にアルミニ
ウム（ＡＡ）のワイヤボンディング用パッド３（電極）
を形成し、またＳｉｎ、層４をスパッタ等で形成したも
のである。
前記ワイヤボンディング用パッド３の上側には、たとえ
ばクローム−銅−金（Ｃｒ　−Ｃｕ　−Ａｕ　）合金よ
りなる接続層５が形成される。この接続層５はワイヤボ
ンディング用バンド３のコンタクト部と７リツグチツプ
ボンデイング用バンプ６とを接続するだめのものである
。
ノリツブチップボンディング用バンプ６はワイヤボンデ
ィング用パッド３のピッチＡとは異なるピッチＢを有し
ている。
したがって、フリップチップボンディング用バンプ６の
接続のための接続Ｎ５もワイヤボンディング用パッド３
の中心からずれた位置に形成され、該パッド３からはみ
出しており、この接続層５の上に設けられるノリツブチ
ップボンディング用バンプ６の中心もワイヤボンディン
グ用パッド３の中心からずれた位置に配置され、該バン
ド３からはみ出している。
本実施例によれば、フリップチップボンディング用バン
プ６はペレット１の下地配線を全く変更する必要なく、
接続層５を介してワイヤボンディング用パッド３のコン
タクト部上に容易に配設することができ、マスクを新た
に設けること等も要求されず、ワイヤボンディング用素
子をフリップチップボンディング用素子に容易に切り換
えることができる。
第３図の実施例は第１図および第２図に示す半導体ベレ
ット１を用いた複合半導体装置の一例を示すものである
。
第３図において、７リツプチツプボンデイング用素子化
された半導体ベレット１はノリツブチップボンディング
用バンプ６で別の半導体ベレット７に接続固定されてい
る。ペレット７はセラミックまたは０．５〜３．ｓｘｘ
％のベリリウムを含む炭化ケイ素（ＳｉＣ）を主成分と
する材料で作られた基板のベース８に結合されている。
ペレット７の外部導出電極は金又はアルミニウムからな
るボンディングワイヤ９によシ外部リード１ｏのインナ
ーリード部に導電接続されている。
前記ベース８の下面側には、セラミックまたは０．５〜
３．５重量％のベリリウムを含む炭化ケイ紫を主成分と
する材料のキャップ１１がガラスエポキシ樹脂の封止材
１２により封止されている。このキャップ１１は別体に
作られた方形状の封止枠体１１ａと平板状の封止板１１
ｂとをガラスエポキシ樹脂の接着材１１ｃで気密接着し
て一体化した構造である。半導体ベレット１，７および
ボンディングワイヤ９はシリコングル１３によって覆わ
れている。シリコンゲル１３は、熱ストレスが加わって
もゲル状であるためこれらと剥離することがない。この
だめ水分等が、特にアルミニウムからなるポンチインク
ワイヤ、ポンプイングツゝツドを腐食させることを極め
て有効に防止できるＯ〔効果〕 （１）基板上に所定ピッチで形成されたワイヤボンディ
ング用パッド上に、該ワイヤボンディング用パッドのピ
ッチとは異なるピッチで７リツプチツプボンデイング用
バンプを形成して在る半導体素子を備えていることによ
り、基板の下地配線を変更する必要なく、ワイヤボンデ
ィング用素子のフリップチップボンディング用素子化が
容易に可能である。
（２）前記（１）により、特別なマスクを新たに設ける
ことなくワイヤボンディング用素子をフリップチップボ
ンディング素子に低コストで切り換えることができる。
（３）　ワイヤボンディング用素子をフリップチップボ
ンディング用素子に切り換えることにより、高密度の半
導体素子を容易に得ることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、ワイヤボンディング用パッドと７リツプチツ
プボンデイング用バンプとのピッチの関係や材質等は何
ら限定されるものではない。
また、半導体装置の全体的構造、種類等も何ら限定され
ない。
〔利用分野〕　１ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である。
複合型の半導体装置に適用した場合について説明したが
、それに限定されるものではなく、たとえば、シングル
チップ丑たはマルチチップ型に限らず、ワイヤボンディ
ング用素子をノリツブチップボンディング用素子に切シ
換えるものにはすべて適用可能である。
【図面の簡単な説明】
第１図は本発明に用いられる半導体ペレットの一例を示
す平面図、 第２図（ａ）　、　（ｂ）はそれぞれ本発明におりるワ
イヤボンディング用パッドとフリップチップボンディン
グ用バンプとの関係を示す平面図と断面図、第３図は本
発明による半導体装置の一例勿示す断面図である。 ■・・・半導体ペレット′（半導体素子）、２・・・半
導体基板、３・・・ワイヤボンディング用パッド、４・
・・ＳｉＯ，Ｎ、５・・・接続層、６・・・フリップチ
ップボンディング用バンプ、７・・・半導体ペレット、
８・・・ベース、９・・・ワイヤ、１０・・・外部リー
ド、１１・・・キャップ、１２・・・封止材、１３・・
・ゲル。

Claims (1)

  1. 【特許請求の範囲】 １、基板上に所定ピッチで形成されたワイヤボンディン
    グ用パッ、ド上に、該ワイヤボンディング用パッドのピ
    ッチとは異なるピッチで７リツプチツプボンデイング用
    バンプを形成してなる半導体素子を備えていることを特
    徴とする半導体装置。 ２、７リツプチツプボンデイング用バンプがワイヤボン
    ディング用パッドの中心からずれた位置に設はられてい
    ることを特徴とする特許請求の範囲第１項記載の半導体
    装置。
JP59010175A 1984-01-25 1984-01-25 半導体装置 Pending JPS60154643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59010175A JPS60154643A (ja) 1984-01-25 1984-01-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59010175A JPS60154643A (ja) 1984-01-25 1984-01-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS60154643A true JPS60154643A (ja) 1985-08-14

Family

ID=11742944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59010175A Pending JPS60154643A (ja) 1984-01-25 1984-01-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS60154643A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167734U (ja) * 1987-04-22 1988-11-01
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
CN102742010A (zh) * 2010-02-03 2012-10-17 聚合物视象有限公司 具有多种集成电路芯片凸块间距的半导体元件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167734U (ja) * 1987-04-22 1988-11-01
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies
US6060769A (en) * 1996-09-20 2000-05-09 Micron Technology, Inc. Flip-chip on leads devices
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
CN102742010A (zh) * 2010-02-03 2012-10-17 聚合物视象有限公司 具有多种集成电路芯片凸块间距的半导体元件
JP2013519227A (ja) * 2010-02-03 2013-05-23 ポリマー・ビジョン・ベー・フェー 多様な集積回路チップバンプピッチを有する半導体装置

Similar Documents

Publication Publication Date Title
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6960494B2 (en) Semiconductor package and method of manufacturing the same
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
JPH0883818A (ja) 電子部品組立体
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JP3547303B2 (ja) 半導体装置の製造方法
JPS60154643A (ja) 半導体装置
JPH0418694B2 (ja)
TW201220444A (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JP3529507B2 (ja) 半導体装置
JPS635253Y2 (ja)
JPH0778918A (ja) 半導体装置
JPH06334106A (ja) 樹脂封止型半導体装置
JPH03171744A (ja) 半導体装置及びその製造方法
JPS60154647A (ja) 半導体装置
JPH05211268A (ja) 半導体装置
JPS61240664A (ja) 半導体装置
JPS6197954A (ja) 半導体装置
JPH04320052A (ja) 半導体装置
JPS61150251A (ja) 半導体装置
JPH04245459A (ja) 半導体装置
JPS61125142A (ja) 電子装置
JP2002299548A (ja) 積層型半導体装置およびその製造方法
JPS63133554A (ja) 半導体装置
JPH03192736A (ja) 半導体装置及びその製造方法