JPH0778918A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0778918A
JPH0778918A JP5224110A JP22411093A JPH0778918A JP H0778918 A JPH0778918 A JP H0778918A JP 5224110 A JP5224110 A JP 5224110A JP 22411093 A JP22411093 A JP 22411093A JP H0778918 A JPH0778918 A JP H0778918A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
lid
chip
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5224110A
Other languages
English (en)
Inventor
Yasushi Iyogi
靖 五代儀
Kaoru Koiwa
馨 小岩
Koji Yamakawa
晃司 山川
Yasuaki Yasumoto
恭章 安本
Nobuo Iwase
暢男 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5224110A priority Critical patent/JPH0778918A/ja
Publication of JPH0778918A publication Critical patent/JPH0778918A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【構成】 半導体チップと、この半導体チップ上に設け
られチップ内およびチップ上の配線とは電気的に隔離さ
れたパッド部と、前記半導体チップを搭載した基板と、
前記基板と接合され前記半導体チップを封止するリッド
と、前記半導体チップの前記パッド部に接続されるとと
もに、前記リッドと接触した金属材とを具備する。 【効果】 半導体装置の放熱性を向上させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高放熱を必要とする半導
体装置に関する。
【０００２】
【従来の技術】半導体装置におけるパッケージは、主に
機械的強度が低い半導体チップを製造工程中および運搬
中、装置動作中に加わる種々の応力、雰囲気から保護す
る容器である。しかし、近年の半導体技術の発展、すな
わち半導体装置の高集積化、並びに半導体チップの多ピ
ン化，高速化、大チップ化に伴い、パッケージへの要望
が半導体チップの機械的応力からの保護から、電気的、
熱的な保護に移行してきている。
【０００３】パッケージ材料としては、用途に応じて樹
脂、金属、セラミックス等が用いられている。中でもセ
ラミックスは、放熱性，電気的特性，および信頼性をは
じめ総合的に優れている。特に近年のパッケージは、半
導体チップにおける発熱量が多いので、放熱性が重要視
されておりＡｌＮ、ＳｉＣ、ＳｉＮ等の高放熱性の材料
が用いられている。
【０００４】また最近では、このような材料を用いたパ
ッケージのリッドと半導体チップの間に、放熱ラバーを
挟むことによって、さらに放熱性を向上させる方法があ
る。しかしながらこのような半導体装置においても、ラ
バーにおける放熱性が十分でないために、いまだ十分な
放熱性を得ることができなかった。
【０００５】
【発明が解決しようとする課題】上述したように従来の
半導体装置は、放熱性がいまだ十分なものではなく、よ
り放熱性を高めることが望まれていた。本発明はかかる
点に着目し成されたものであり、優れた放熱性を発揮す
る半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、チップ内およ
びチップ上の配線とは電気的に隔離されたパッド部を有
する半導体チップと、前記半導体チップを搭載した基板
と、前記基板と接合され前記半導体チップを封止するリ
ッドと、前記半導体チップの前記パッド部に接続される
とともに前記リッドと接触した金属材とを具備すること
を特徴とする半導体装置である。
【０００７】以下、本発明を図面を用いて詳細に説明す
る。図１は、本発明の半導体装置の縦断面図である。本
発明における半導体チップ２は、半導体チップ２内や半
導体チップ２上の配線と電気的に接続するとともに、ボ
ンディングワイヤ１０、基板１側のパッド部１２、基板
１内の配線などを介して外部入出力ピン９と電気的に接
続される通常の入出力用のパッド部３以外に、半導体チ
ップ２内や半導体チップ２上の配線とは電気的に隔離さ
れたパッド部４を具備しているものを使用する必要があ
るが、それ以外は形状、機能など特に制限されない。
【０００８】電気的に隔離されたパッド部４は、形状、
材質など特に限定されないが、導熱部材としての金属材
５を接合するためのものであるため、熱伝導率の高い材
料を用いることが望ましい。また表面絶縁処理を施した
後、配線、バイアホールなどのない位置に、入出力用の
パッド部３と同一工程で同様に形成することも可能であ
る。
【０００９】本発明に係わる基板１およびリッド６の材
質としては特に制限されず、通常用いられるものを使用
できるが、ＡｌＮ、ＳｉＣ、ＳｉＮなど熱伝導率の高い
材料を用いることが望ましい。また、上述したような半
導体チップ２は例えば接着剤層１１を介して基板１上に
搭載され、基板１およびリッド６は通常メタライズ部７
を介して軟ろうにより接合され、半導体チップ２を気密
に封止するが、基板１およびリッド６はさらにシーリン
グなどを介して接合されても良い。
【００１０】さらに、リッド６には放熱用フィン８など
放熱機能を備えたものをメタライズ部７を介して付設す
ることによってより放熱特性を向上させることも可能で
ある。
【００１１】本発明における金属材５としては、前記パ
ッド部４との接合が可能で、リッド６と接触できるもの
であれば形状、個数など特に制限されず、例えば断面積
の小さなワイヤを複数本用いてもよく、また断面積の大
きなバルクを用いてもよい。また前記金属材５は、総断
面積を大きくしたり、前記半導体チップ２の発熱量の多
い部分に集中して設置することによって、より放熱性を
向上させることが可能となる。さらに材質としては、例
えばＡｕ、Ａｌ、Ｃｕのような熱伝導率の高い材料を用
いることが望ましい。なお金属材５としてワイヤを用い
る場合においては、このワイヤが変形して半導体チップ
２上の配線と短絡し素子不良を招く恐れがあるため、パ
ッド部３とパッド部４との距離や、ワイヤの長さを適宜
調整することが望ましい。例えば、基板１に搭載された
半導体チップ２をリッド６で封止する前に、電気的に隔
離されたパッド部４上に金属材５としてのワイヤの一端
をネイルヘッドボンダーを用いてボンディングした後、
所定の長さで切断する。より具体的に、この場合のワイ
ヤの長さは、リッド６で封止されたとき、リッド６と接
触する長さより長く切断しなければならず、またボンデ
ィングした位置と最近接のパッド部３との距離よりも短
いことが望ましい。
【００１２】なお本発明では、ワイヤボンディング用に
用いるワイヤを前記金属材５として用いたり、電鋳法に
よるＴＡＢ用のバンプ形成時に、前記金属材５としてバ
ンプを形成することによって作業を簡易化することも可
能である。
【００１３】またリッド６へ放熱用フィン８を接合し放
熱性をより高める場合においても、簡略かつ安価に放熱
用フィン８を接合する方法として、リッド６上にメタラ
イズ部７を形成し、その上に放熱用フィン８としてのワ
イヤをネイルヘッドボンダーを用いてボンディングし、
その後ある一定の長さに達したところでワイヤを切断す
る方法を採用することができる。
【００１４】
【作用】一般的に半導体チップ表面からの温度伝導率は
K=λ／Ｃｐ・ρで表すことができる。ここでλ、Ｃｐ、
ρはそれぞれ放熱経路に用いる材料の熱伝導率、比熱、
密度であり、Ｃｐ・ρはその熱容量である。この式から
温度伝導率K は、温度変化の速度に関係した量であり、
熱伝導率λが大きいほど温度伝導率が大きくなることが
わかる。
【００１５】本発明の半導体装置においては、半導体チ
ップ表面からの放熱経路に金属材を用いることを特徴と
している。ここで金属の熱伝導率は例えば、Au＝315W/m
・K、Al＝ 2378W/m・K 、Cu＝398W/m・K であり、従来
放熱ラバーとして用いられるフィラーを含有したシリコ
ンラバーが 15W/m・K であるのに比べ２０倍以上もの熱
伝導率を有する。
【００１６】このように、本発明の半導体装置は熱伝導
率の大きい金属材を放熱経路に用いることにより温度伝
導率が大きくなり、放熱性を著しく高めることが可能に
なる。
【００１７】また、熱が主にリッドから放出されるキャ
ビティ・アップ構造の半導体装置においては、リッドと
半導体チップ間の放熱経路の放熱性を向上させた本発明
の構成が特に有効である。
【００１８】
【実施例】まず、熱伝導率170W/m・Kの窒化アルミニウム
製の基板と、表面にあらかじめアルミニウムからなる 1
25× 125μｍの入出力用のパッド部並びにチップ内およ
びチップ上の配線と電気的に隔離された 150×150 μｍ
のパッド部が形成された15×15ｍｍで厚さ0.45ｍｍの半
導体チップを用意した。なお前記半導体チップにおい
て、前記電気的に隔離されたパッド部は半導体チップ中
央部に20×20個形成されている。次いで前記基板上に、
前記半導体チップを接着剤としてAg系エポキシ樹脂を用
いて搭載し、半導体チップと基板とをＡｕボンディング
ワイヤを用いて電気的に接続した後、電気的に隔離され
たパッド部に直径 100μｍのＡｕワイヤからなる金属材
をネイルヘッドボンダーを用いてボンディングし、ボン
ディング部から 2ｍｍに達したところでＡｕワイヤを切
断した。なお、このＡｕワイヤは500μｍ間隔で、半導
体チップの周縁部に形成された入出力用のパッド部か
ら、2mm 離れたところまでボンディングした。
【００１９】つぎに、熱伝導率270W/m・Kの窒化アルミニ
ウム製で厚さ 1ｍｍ、凹部の深さ1.75ｍｍのリッドを用
意し、前記基板とリッドの周縁部にそれぞれあらかじめ
形成されたメタライズ層(Ti/Ni/Au,50nm/500nm/200nm)
を介して前記基板とリッドとをハンダ材料を用いて接合
し、半導体チップの封止を行った。
【００２０】さらに前記リッド上の所定の位置にあらか
じめ形成されたメタライズ層を介して、その上に直径10
0 μｍのＡｕワイヤをネイルヘッドボンダーを用いてボ
ンディングし、ボンディング部から10ｍｍに達したとこ
ろでワイヤを切断することで簡略に放熱用フィンを形成
し、図１に示すようなキャビティ・アップ構造の本発明
の半導体装置を得た。
【００２１】得られた半導体装置の熱抵抗を測定したと
ころ、３ｍ／ｓの風速において２．６℃／Ｗであった。
一方比較のため、アルミニウムからなる 125× 125μｍ
の入出力用のパッド部のみが形成された半導体チップと
リッドとの間に、Ａｕワイヤからなる金属材の変わりに
10×10ｍｍ、厚さ1.55ｍｍで熱伝導率 15W/m・K の放熱
ラバーを用いた以外はまったく同様の半導体装置につい
て熱抵抗を測定したところ、３ｍ／ｓの風速において
３．３℃／Ｗであった。
【００２２】すなわち本発明の半導体装置においては、
放熱ラバーを用いた従来の半導体装置と比べ０．７℃／
Ｗも熱抵抗があがっており、放熱性が向上していること
がわかる。
【００２３】
【発明の効果】以上説明したように、本発明によれば放
熱性に優れた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置を示す縦断面図である。
【符号の説明】
１−−基板 ２−−半導体チップ ３−−入出力用のパッド部 ４−−電気的に隔離されたパッド部 ５−−金属材 ６−−リッド ７−−メタライズ部 ８−−放熱用フィン ９−−外部入出力ピン １０−−ボンディングワイヤ １２−−基板側のパッド部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安本 恭章 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 チップ内およびチップ上の配線とは電気
    的に隔離されたパッド部を有する半導体チップと、前記
    半導体チップを搭載した基板と、前記基板と接合され前
    記半導体チップを封止するリッドと、前記半導体チップ
    の前記パッド部に接続されるとともに前記リッドと接触
    した金属材とを具備することを特徴とする半導体装置。
JP5224110A 1993-09-09 1993-09-09 半導体装置 Pending JPH0778918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5224110A JPH0778918A (ja) 1993-09-09 1993-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5224110A JPH0778918A (ja) 1993-09-09 1993-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH0778918A true JPH0778918A (ja) 1995-03-20

Family

ID=16808696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5224110A Pending JPH0778918A (ja) 1993-09-09 1993-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH0778918A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034507A (ja) * 2008-07-25 2010-02-12 Samsung Electro Mechanics Co Ltd 電子チップモジュール
JP2017059774A (ja) * 2015-09-18 2017-03-23 セイコーインスツル株式会社 電子部品
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034507A (ja) * 2008-07-25 2010-02-12 Samsung Electro Mechanics Co Ltd 電子チップモジュール
JP2017059774A (ja) * 2015-09-18 2017-03-23 セイコーインスツル株式会社 電子部品
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品

Similar Documents

Publication Publication Date Title
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US6700187B2 (en) Semiconductor package and method for manufacturing the same
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
JP2756597B2 (ja) モールド型半導体パッケージ
KR950024313A (ko) 고 열방출용 반도체 패키지
US4320412A (en) Composite material for mounting electronic devices
JP2001144213A (ja) 半導体装置の製造方法および半導体装置
JPH0777258B2 (ja) 半導体装置
JPH0444347A (ja) 半導体装置及びその製造方法
JPH0778918A (ja) 半導体装置
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
KR102197642B1 (ko) 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
EP0405330A2 (en) Flagless leadframe, package and method
JPH08250628A (ja) 半導体集積回路装置およびその製造方法
KR20210001495A (ko) 반도체 패키지
JPH05211257A (ja) 半導体集積回路の実装方法
JPS6129162A (ja) 半導体装置
US20220293484A1 (en) Integrated circuit package system
JPH05198708A (ja) 半導体集積回路装置
JPS6220701B2 (ja)
JPS6010633A (ja) 半導体装置
JPS60154643A (ja) 半導体装置
JPH04245462A (ja) 半導体集積回路装置およびその製造方法
JPH11135532A (ja) 半導体チップ及び半導体装置