JPH04245459A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04245459A JPH04245459A JP3010438A JP1043891A JPH04245459A JP H04245459 A JPH04245459 A JP H04245459A JP 3010438 A JP3010438 A JP 3010438A JP 1043891 A JP1043891 A JP 1043891A JP H04245459 A JPH04245459 A JP H04245459A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor chip
- cap
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 238000007789 sealing Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 6
- 238000005476 soldering Methods 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 239000007767 bonding agent Substances 0.000 abstract 1
- 229910010293 ceramic material Inorganic materials 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
プラスチックピングリッドアレー形の半導体装置に関す
る。
プラスチックピングリッドアレー形の半導体装置に関す
る。
【０００２】
【従来の技術】半導体チップを樹脂封止したパーケージ
の裏面に端子を一定のピッチ、たとえば、２．５４ｍｍ
で面状にレイアウトしたプラスチックピングリッドアレ
ー形の半導体装置は、端子数に制限がなく多端子用パッ
ケージとして優れており、また、低コストであるので半
導体集積回路の高機能化にともない、広く使われるよう
になってきている。
の裏面に端子を一定のピッチ、たとえば、２．５４ｍｍ
で面状にレイアウトしたプラスチックピングリッドアレ
ー形の半導体装置は、端子数に制限がなく多端子用パッ
ケージとして優れており、また、低コストであるので半
導体集積回路の高機能化にともない、広く使われるよう
になってきている。
【０００３】プラスチックピングリッドアレー形の半導
体装置には、一般的なフェースアップ形と、高電力用の
フェースダウン形の二種類がある。
体装置には、一般的なフェースアップ形と、高電力用の
フェースダウン形の二種類がある。
【０００４】フェースアップ形は、半導体チップを搭載
し樹脂封止した基板面の反対側に端子を設けている。こ
れに対し、フェースダウン形は、樹脂封止面に放熱用の
ヒートシンクを設けるため、半導体チップが基板面の下
側に搭載され、したがって、基板の半導体チップ搭載面
に端子を設けている。
し樹脂封止した基板面の反対側に端子を設けている。こ
れに対し、フェースダウン形は、樹脂封止面に放熱用の
ヒートシンクを設けるため、半導体チップが基板面の下
側に搭載され、したがって、基板の半導体チップ搭載面
に端子を設けている。
【０００５】従来のこの種のフェースダウンプラスチッ
クピングリッドアレー形（以下ＦＤＰＧＡ）半導体装置
は、図２に示すように、基板１の中央下側に半導体チッ
プ２がろう材３により搭載され、半導体チップ２の電極
と基板１の上面に形成された配線６とはボンディング線
５により電気的接続され、配線６には端子ピン７が半田
８により電気的接続されている。配線６の接続部分以外
はソルダレジスト９により覆われている。半導体チップ
２は、封止用樹脂４により封止され、接着剤１１により
接着されるキャップ１６によりカバーされる。一方放熱
のため、アルミナ等の熱伝導材１４を介してヒートシン
ク１４が接着剤１２により半導体チップ２の底面、すな
わち、基板の上面側に取付けられているというものであ
った。
クピングリッドアレー形（以下ＦＤＰＧＡ）半導体装置
は、図２に示すように、基板１の中央下側に半導体チッ
プ２がろう材３により搭載され、半導体チップ２の電極
と基板１の上面に形成された配線６とはボンディング線
５により電気的接続され、配線６には端子ピン７が半田
８により電気的接続されている。配線６の接続部分以外
はソルダレジスト９により覆われている。半導体チップ
２は、封止用樹脂４により封止され、接着剤１１により
接着されるキャップ１６によりカバーされる。一方放熱
のため、アルミナ等の熱伝導材１４を介してヒートシン
ク１４が接着剤１２により半導体チップ２の底面、すな
わち、基板の上面側に取付けられているというものであ
った。
【０００６】
【発明が解決しようとする課題】上述した従来の半導体
装置は、封止用樹脂が薄い金属板等の高熱伝導のキャッ
プで覆われているだけであるので、ソルダバス等による
端子ピンの半田付け工程において、溶融した高温の半田
が直接キャップに接することにより、半田の熱が封止用
樹脂に伝わり、その熱ストレスにより、封止用樹脂や半
導体チップのクラックあるいははがれ等の事故が生じ、
その結果、電気的特性不良や信頼性の劣化等の不具合を
発生するという欠点があった。
装置は、封止用樹脂が薄い金属板等の高熱伝導のキャッ
プで覆われているだけであるので、ソルダバス等による
端子ピンの半田付け工程において、溶融した高温の半田
が直接キャップに接することにより、半田の熱が封止用
樹脂に伝わり、その熱ストレスにより、封止用樹脂や半
導体チップのクラックあるいははがれ等の事故が生じ、
その結果、電気的特性不良や信頼性の劣化等の不具合を
発生するという欠点があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
絶縁基板の一主面に封止用樹脂により樹脂封止された半
導体チップを搭載し、前記絶縁基板の前記一主面側に前
記半導体チップの外部端子であるピン状の外部リードが
引出されている構造を有するプラスチックピングリッド
アレー形の半導体装置において、前記封止用樹脂を低熱
伝導率の材料で覆うものである。
絶縁基板の一主面に封止用樹脂により樹脂封止された半
導体チップを搭載し、前記絶縁基板の前記一主面側に前
記半導体チップの外部端子であるピン状の外部リードが
引出されている構造を有するプラスチックピングリッド
アレー形の半導体装置において、前記封止用樹脂を低熱
伝導率の材料で覆うものである。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の半導体装置の一実施例を示
す模式断面図図である。
す模式断面図図である。
【００１０】本実施例の半導体装置は、図１に示すよう
に、基板１の中央下側に半導体チップ２がろう材３によ
り搭載され、半導体チップ２の電極と基板１の上面に形
成された配線６とはボンディング線５により電気的接続
され、配線６には端子ピン７が半田８により電気的接続
されている。配線６の接続部分以外はソルダレジスト９
により覆われている。一方放熱のため、アルミナ等の熱
伝導材１４を介してヒートシンク１４が接着剤１２によ
り半導体チップ２の底面、すなわち、基板の上面側に取
付けられている。
に、基板１の中央下側に半導体チップ２がろう材３によ
り搭載され、半導体チップ２の電極と基板１の上面に形
成された配線６とはボンディング線５により電気的接続
され、配線６には端子ピン７が半田８により電気的接続
されている。配線６の接続部分以外はソルダレジスト９
により覆われている。一方放熱のため、アルミナ等の熱
伝導材１４を介してヒートシンク１４が接着剤１２によ
り半導体チップ２の底面、すなわち、基板の上面側に取
付けられている。
【００１１】以上までは、前述の従来例と同様である。
【００１２】次に、半導体チップ２は、封止用樹脂４に
より封止され、接着剤１１により接着されるキャップ１
０によりカバーされる。キャップ１０は、封止用樹脂４
との間に約０．５ｍｍの空隙１５を設けるよう形成され
ている。
より封止され、接着剤１１により接着されるキャップ１
０によりカバーされる。キャップ１０は、封止用樹脂４
との間に約０．５ｍｍの空隙１５を設けるよう形成され
ている。
【００１３】この空隙１５は、熱の伝導を遮断する低熱
伝導材として作用するので、ソルダバス等による端子ピ
ン１１の半田付け工程における溶融した高温の半田の熱
が封止用樹脂に直接伝わることがないので、その熱スト
レスは大いに弱められることになる。
伝導材として作用するので、ソルダバス等による端子ピ
ン１１の半田付け工程における溶融した高温の半田の熱
が封止用樹脂に直接伝わることがないので、その熱スト
レスは大いに弱められることになる。
【００１４】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。
明は上記実施例に限られることなく種々の変形が可能で
ある。
【００１５】たとえば、低熱伝導材として、低熱伝導性
のセラミック等の基板の材料と同様の材料を用い、これ
により、キャップを形成して封止用樹脂を覆うことも本
発明の主旨を逸脱しない限り適用できることは勿論であ
る。
のセラミック等の基板の材料と同様の材料を用い、これ
により、キャップを形成して封止用樹脂を覆うことも本
発明の主旨を逸脱しない限り適用できることは勿論であ
る。
【００１６】
【発明の効果】以上説明したように、本発明の半導体装
置は、封止用樹脂を低熱伝導率の材料で覆うことにより
、端子ピンの半田付け工程における溶融した高温の半田
の熱が封止用樹脂に直接伝わることによる熱ストレスが
弱められるので、封止用樹脂や半導体チップのクラック
あるいははがれ等による電気的特性不良や信頼性の劣化
等の不具合を防止できるという効果がある。
置は、封止用樹脂を低熱伝導率の材料で覆うことにより
、端子ピンの半田付け工程における溶融した高温の半田
の熱が封止用樹脂に直接伝わることによる熱ストレスが
弱められるので、封止用樹脂や半導体チップのクラック
あるいははがれ等による電気的特性不良や信頼性の劣化
等の不具合を防止できるという効果がある。
【図１】本発明の半導体装置の一実施例を示す模式断面
図である。
図である。
【図２】従来の半導体装置の一例を示す模式断面図であ
る。
る。
１ 基板
２ 半導体チップ
３ ろう材
４ 封止用樹脂
５ ボンディング線
６ 配線
７ 端子ピン
８ 半田
９ ソルダレジスト
１０，１６， キャップ
１１，１３ 接着剤
１２ ヒートシンク
１４ 熱伝導材
１５ 空隙
Claims (3)
- 【請求項１】 絶縁基板の一主面に封止用樹脂により
樹脂封止された半導体チップを搭載し、前記絶縁基板の
前記一主面側に前記半導体チップの外部端子であるピン
状の外部リードが引出されている構造を有するプラスチ
ックピングリッドアレー形の半導体装置において、前記
封止用樹脂を低熱伝導率の材料で覆うことを特徴とする
半導体装置。 - 【請求項２】 前記材料は前記封止用樹脂と前記半導
体チップを封止するキャップとの間に設けた空間である
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記材料は前記絶縁基板と同一の材料
であることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010438A JPH04245459A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010438A JPH04245459A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245459A true JPH04245459A (ja) | 1992-09-02 |
Family
ID=11750165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010438A Pending JPH04245459A (ja) | 1991-01-31 | 1991-01-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245459A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805427A (en) * | 1996-02-14 | 1998-09-08 | Olin Corporation | Ball grid array electronic package standoff design |
| US5814883A (en) * | 1995-10-04 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor chip |
-
1991
- 1991-01-31 JP JP3010438A patent/JPH04245459A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814883A (en) * | 1995-10-04 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor chip |
| US5805427A (en) * | 1996-02-14 | 1998-09-08 | Olin Corporation | Ball grid array electronic package standoff design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902959A (en) | Lead frame with waffled front and rear surfaces | |
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
| US3617819A (en) | A semiconductor device having a connecting pad of low resistivity semiconductor material interconnecting gold electrodes and aluminum contacts of an enclosure | |
| GB1374848A (en) | High heat dissipation solder-reflow flip chip transistor | |
| JPS6221249A (ja) | 半導体装置 | |
| JPH0418694B2 (ja) | ||
| JP2003224234A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH09186288A (ja) | 半導体装置 | |
| JPH04245459A (ja) | 半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2001332664A (ja) | 半導体装置およびその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JPS62154769A (ja) | 半導体装置 | |
| JPH11176882A (ja) | 半導体素子を含む電子回路装置 | |
| JP4371946B2 (ja) | 半導体装置及びその基板接続構造 | |
| JPH04320052A (ja) | 半導体装置 | |
| JPH03116856A (ja) | 半導体装置 | |
| JP4469427B2 (ja) | 半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH09331150A (ja) | 半導体装置 | |
| JPH0964252A (ja) | 半導体装置 |