JPS63137442A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63137442A
JPS63137442A JP28565686A JP28565686A JPS63137442A JP S63137442 A JPS63137442 A JP S63137442A JP 28565686 A JP28565686 A JP 28565686A JP 28565686 A JP28565686 A JP 28565686A JP S63137442 A JPS63137442 A JP S63137442A
Authority
JP
Japan
Prior art keywords
lead
leads
semiconductor chip
resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28565686A
Other languages
English (en)
Inventor
Minoru Hirai
平井　稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP28565686A priority Critical patent/JPS63137442A/ja
Publication of JPS63137442A publication Critical patent/JPS63137442A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置に関する。
（従来の技術） 半導体装置において、半導体チップを樹脂でモールドし
てパッケージとし、内部から導出されたリードを、パッ
ケージの外表面からその底部にまたがって沿わせて構成
したものは、チップキャリヤとして既によく知られてい
る。
第２図は従来構成を示し、１は半導体チップ、２はフレ
ーム状のリード、３は半導体チップ１とリード２とを接
続するワイヤリード、４は樹脂をモールドしたパッケー
ジを示す、リード２はパッケージ４の側面から外部に導
出され、ここで口字状に屈曲されて屈曲部５を形成し、
これをパッケージ４の底部にまたがって沿わしである。
これによればフラットパッケージとは異なり、実装基板
の表面に搭載するだけで、リード２を実装基板上の胴体
の上に載置することができるようになって、都合がよい
。
しかし図示するようにリード２をパッケージ４の表面に
沿うように構成するため、モールド後におけるその折り
曲げ加工に金型を使用する関係上、リード間隔をあまり
狭くすることができず、たとえば１　、２７＋ｓｍ程度
が限度とされている。
また前記のように口字状に折り曲げて屈曲部５を形成す
るので、その屈曲部５が抱き込む個所６をパッケージ４
に用意する必要がある。そのためその個所６の分だけ厚
くなり、具体的にはモールドによるパッケージ４は、３
．９４〜４．４４ｍｍ程度の厚さとなるのが普通である
。
（発明が解決しようとする問題点） この発明は半導体チップに連なるリードを、底部に沿わ
して構成する半導体装置において、そのリードのピッチ
が充分に狭く、かつ厚さも充分に薄く構成できるように
することを目的とする。
（問題点を解決するための手段） この発明はフレキシブル基板の表面の、銅箔からなるリ
ードに、バンプを介して半導体チップを搭載するととも
に、前記リードを前記フレキシブル基板の裏面に設けら
れてあるリードに、スルーホールを介して接続し、前記
半導体チップを樹脂で被覆したことを特徴とする。
（実施例） この発明の実施例を第１図によって説明する。
図において７はたとえば、ポリイミドあるいはガラスエ
ポキシなどの樹脂フィルムなどからなるフレキシブル基
板（以下単に基板という、）で、この表面に半導体チッ
プ１を搭載する。
具体的には基板７に窓を開けるとともに、基板７の表面
に形成されである銅箔からなるリード８を、前記窓の内
部に延長させ、その延長部分８Ａにバンプ９を介して半
導体チップ１を接続して搭載する。
基板７にはスルーホール１０が設けられ、このスルーホ
ール１０を介して、リード８を基板７の裏面に形成され
である銅箔からなるリード１１に接続する。１２は保護
のために被覆した樹脂である。なお必要があれば樹脂止
めを兼ねた補強板を基板７の表面に設けるようにしても
よい。
以上の構成によれば、半導体チップに連なるリード１１
は、基板７の裏面にまで延長されて形成されるので、第
２図に示すようなチップキャリヤと同じ形状に構成され
たことになる。
図示する半導体装置を実装基板１３に実装するには、実
装基板１３上のリード１４にリード１１を重ねるように
配置し、両リード１１．１３をハンダ１５によってハン
ダ付けすればよい。
（発明の効果）

Claims (1)

    【特許請求の範囲】
  1. フレキシブル基板の表面に設けられた銅箔からなるリー
    ドに、バンプを介して半導体チップを搭載するとともに
    、前記リードを前記フレキシブル基板の裏面に設けられ
    てあるリードに、スルーホールを介して接続し、前記半
    導体チップを樹脂で被覆してなる半導体装置。
JP28565686A 1986-11-28 1986-11-28 半導体装置 Pending JPS63137442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28565686A JPS63137442A (ja) 1986-11-28 1986-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28565686A JPS63137442A (ja) 1986-11-28 1986-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS63137442A true JPS63137442A (ja) 1988-06-09

Family

ID=17694358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28565686A Pending JPS63137442A (ja) 1986-11-28 1986-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS63137442A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036831U (ja) * 1989-06-05 1991-01-23
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036831U (ja) * 1989-06-05 1991-01-23
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads

Similar Documents

Publication Publication Date Title
KR0134902B1 (ko) 칩 캐리어 패키지 및 집적 회로 패키지
JPH05343588A (ja) 一部モールド型ｐｃｂチップキャリヤタイプパッケージ
JPH1084069A (ja) ボトムリード型半導体パッケージ
JPS58207645A (ja) 半導体装置
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
JPS63137442A (ja) 半導体装置
JP2668995B2 (ja) 半導体装置
JPH04114455A (ja) 半導体装置及びその実装構造
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JP2682200B2 (ja) 半導体装置
JPH0451582A (ja) 混成集積回路装置
JP2737332B2 (ja) 集積回路装置
JP2612468B2 (ja) 電子部品搭載用基板
JPH06821Y2 (ja) 半導体装置の実装構造
JPS6276661A (ja) 樹脂封止型半導体装置
JPS5837694B2 (ja) 半導体装置
JPS60262434A (ja) 半導体装置
JPS59224147A (ja) 半導体装置
JPH0739244Y2 (ja) 混成集積回路装置
JPH0553310B2 (ja)
JP2567886B2 (ja) 固体撮像装置の製造方法
JPS60200534A (ja) 半導体装置
JPS639372B2 (ja)
JPS62133741A (ja) パツケ−ジ
JPH065641A (ja) チップキャリア型半導体装置