JPH1084069A - ボトムリード型半導体パッケージ - Google Patents

ボトムリード型半導体パッケージ

Info

Publication number
JPH1084069A
JPH1084069A JP15638797A JP15638797A JPH1084069A JP H1084069 A JPH1084069 A JP H1084069A JP 15638797 A JP15638797 A JP 15638797A JP 15638797 A JP15638797 A JP 15638797A JP H1084069 A JPH1084069 A JP H1084069A
Authority
JP
Japan
Prior art keywords
lead
semiconductor package
bottom lead
type semiconductor
paddle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15638797A
Other languages
English (en)
Other versions
JP2881733B2 (ja
Inventor
Bon Cha Gi
ボン チャ ギ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH1084069A publication Critical patent/JPH1084069A/ja
Application granted granted Critical
Publication of JP2881733B2 publication Critical patent/JP2881733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】基板の実装率を向上させる。 【解決手段】内部リード２２ａと該内部リード２２ａか
ら下方向に屈曲延長されたボトムリード２２ｂとを有す
るリード（２２）を形成し、導電配線パターンが内部に
埋設されたパドル層１０の表裏面に、夫々、半導体チッ
プ２０ａ、２０ｂを載置し、内部リード２２ａ上にパド
ル層１０を接着する。そして、半導体チップ２０ａ、２
０ｂを含む構造物をモールディング樹脂２５によって成
形する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部リードをパッ
ケージ本体の下面に露出させてボトムリードが形成され
たボトムリード型半導体パッケージに係るもので、詳し
くは、実装率を向上させる技術に関する。
【０００２】
【従来の技術】一般に、ボトムリード型半導体パッケー
ジは、半導体チップをリードフレームのパドル上に絶縁
性テープ又はペーストを用いて付着し、半導体チップの
パッドと内部リードとを導線により接続した後、モール
ディング樹脂により密封して成形し、内部リードに延長
形成され、成形体外に突出した外部リードを使用者の目
的に従い、所定形状に屈曲して構成される。
【０００３】このような半導体パッケージ中外部リード
を”Ｊ”状に形成した従来のＳＯＪ(small outline J-l
ead)半導体パッケージを図６に示す。この図において、
所定形状の半導体チップ１と、該半導体チップ１が接着
剤７により付着されたパドル２と、半導体チップ１にワ
イヤボンディングされる複数の内部リード３及び該内部
リード３から延長形成された外部リード４を有するリー
ドフレームと、半導体チップ１及びリードフレームの内
部リード３を接続する複数の金属ワイヤ５と、半導体チ
ップ１及びリードフレームの内部リード３の包含された
所定部位を密封してパッケージ本体を形成するモールデ
ィング樹脂６と、を備えて構成されている。
【０００４】このように構成された従来のボトムリード
型半導体パッケージは、多様な種類の基板（図示され
ず）上に表面実装又は挿入実装されて所定情報の貯蔵及
び読み取り動作を行っている。
【０００５】
【発明が解決しようとする課題】然るに、このような従
来のボトムリード型半導体パッケージにおいては、基板
上に実装するとき、半導体パッケージ本体の両側に露出
した外部リードにより、該半導体パッケージ自体の占有
面積が増大し、高さも高くなるので実装率が低下し、ま
た、一つの半導体パッケージに一つの半導体チップのみ
が内装されるため、マルチチップパッケージを構成する
ことができず、特に、センターチップパッドを有する半
導体チップについては、搭載することが難しいという不
都合な点があった。
【０００６】本発明はこのような従来の課題に鑑みてな
されたもので、パドル層を備えることにより、実装率を
向上させ、かつ、チップパッドがどのような位置に形成
されていても半導体チップを容易にリード上に搭載する
ことが可能なボトムリード型半導体パッケージを提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】このため、請求項１の発
明にかかるボトムリード型半導体パッケージは、パッケ
ージ本体の下面に信号入出力用のボトムリードが露出す
るように半導体チップを含む構造物をモールドしたボト
ムリード型半導体パッケージにおいて、実装基板に接続
されるボトムリードから上向きに屈曲されて内部リード
まで延長形成された複数のリードと、複数のボンディン
グパッドを有し、半導体チップが表裏両面に載置され、
導電性接着部材を介して内部リードに接続されたパドル
層と、前記半導体チップ上に形成された複数のチップパ
ッドとパドル層の各ボンディングパッドとを接続する複
数の導電ワイヤと、前記パドル層をリードの内部リード
上面に接着する導電性接着部材と、前記ボトムリードの
下面を露出させ、半導体チップを含む構造物の全てを覆
うように成形されたモールディング樹脂と、を備えるよ
うにした。
【０００８】かかる構成によれば、半導体チップはパド
ル層の表裏面に載置され、パドル層は、導電性接着部材
を介して内部リードに接続される。請求項２の発明にか
かるボトムリード型半導体パッケージでは、前記パドル
層は、前記各チップパッドに対応してパドル層の表裏面
に形成された半導体チップ載置用のパドルと、該パドル
の周囲に形成された複数のボンディングパッドと、導電
配線パターンを介して各ボンディングパッドに接続さ
れ、内部リードと接続するようにパドルの周囲に形成さ
れた複数のリード接続パッドと、前記ボンディングパッ
ドとリード接続パッド間に所定間隔を置いて穿孔形成さ
れた複数の孔部と、を備えて構成されている。
【０００９】かかる構成によれば、半導体チップは、チ
ップパッド、導電ワイヤ、ボンディングパッド、導電配
線パターン、リード接続パッド、導電性接着部材を介し
て内部リードに接続される。請求項３の発明にかかるボ
トムリード型半導体パッケージでは、パッケージ本体の
下面に信号入出力用のボトムリードが露出するように半
導体チップを含む構造物をモールドしたボトムリード型
半導体パッケージにおいて、実装基板に接続される複数
のボトムリードから上向きに屈曲されて内部リードまで
延長形成されたリードと、複数の導電バンプを介して半
導体チップが載置され、導電性接着部材を介して内部リ
ードに接続されたパドル層と、前記ボトムリードの下面
を露出させ、半導体チップを含む構造物の全てを覆うよ
うに成形されたモールディング樹脂と、を備えるように
した。
【００１０】かかる構成によれば、半導体チップはパド
ル層の表裏面に載置され、パドル層は、導電性接着部材
を介して内部リードに接続される。請求項４の発明にか
かるボトムリード型半導体パッケージでは、前記パドル
層は、前記各導電パンプが接続される複数のバンプパッ
ドと、導電配線パターンを介して各バンプパッドに接続
され、内部リードと接続するようにパドル層表面の縁部
に形成された複数のリード接続パッドと、前記バンプパ
ッドとリード接続パッド間に所定間隔を有して穿孔形成
された複数の孔部と、を備えて構成されている。
【００１１】かかる構成によれば、半導体チップは、導
電パンプ、導電ワイヤ、ボンディングパッド、導電配線
パターン、リード接続パッド、導電性接着部材を介して
内部リードに接続される。請求項５の発明にかかるボト
ムリード型半導体パッケージでは、パッケージ本体の下
面に信号入出力用のボトムリードが形成され、該ボトム
リードが露出するように、複数のチップパッドが上面の
略中央に形成された半導体チップを含む構造物をモール
ドしたボトムリード型半導体パッケージにおいて、実装
基板に接続されるボトムリードから上向きに屈曲されて
内部リードまで延長形成されたリードと、ボトムリード
側の下面に半導体チップが設置され、半導体チップのチ
ップパッドが露出するように第１孔部が穿孔形成され、
導電性接着部材を介して内部リードに接続されたパドル
層と、該半導体チップのチップパッドとパドル層のボン
ディングパッドとを第１孔部を通して接続する導電ワイ
ヤと、前記ボトムリードの下面を露出させ、半導体チッ
プを含む構造物の全てを覆うように成形されたモールデ
ィング樹脂と、を備えている。
【００１２】かかる構成によれば、半導体チップの上面
の略中央に形成された複数のチップパッドは第１孔部に
より露出し、パドル層に載置される。そして、導電ワイ
ヤにより、半導体チップのチップパッドとパドル層のボ
ンディングパッドとが接続され、パドル層が導電性接着
部材を介して内部リードに接続される。請求項６の発明
にかかるボトムリード型半導体パッケージでは、前記パ
ドル層は、前記第１孔部の周囲に形成された複数のボン
ディングパッドと、導電配線パターンを介して各ボンデ
ィングパッドに接続され、内部リードと接続するように
パドル層表面の縁部に形成された複数のリード接続パッ
ドと、ボンディングパッドとリード接続パッド間に所定
間隔を有して穿孔形成された複数の放熱用第２孔部と、
を備えて構成されている。
【００１３】かかる構成によれば、半導体チップは、チ
ップパッド、導電ワイヤ、ボンディングパッド、導電配
線パターン、リード接続パッド、導電性接着部材を介し
て内部リードに接続される。請求項７の発明にかかるボ
トムリード型半導体パッケージでは、前記導電配線パタ
ーンをパドル層の内部に埋設した。
【００１４】かかる構成によれば、半導体チップの信号
はパドル層の内部を経由して外部に出力される。請求項
８の発明にかかるボトムリード型半導体パッケージで
は、前記導電性接着部材は、導電性接着剤が塗布された
両面テープである。かかる構成によれば、パドル層は導
電性接着剤が塗布された両面テープによって内部リード
に接続される。
【００１５】請求項９の発明にかかるボトムリード型半
導体パッケージでは、前記導電性接着部材は、導電性接
着剤のペーストである。かかる構成によれば、パドル層
は導電性接着剤のペーストによって内部リードに接続さ
れる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図１
〜図５に基づいて説明する。まず、本発明に係るボトム
リード型半導体パッケージの第１の実施の形態について
説明する。第１の実施の形態においては、図１に示すよ
うに、基板上に接続される複数のボトムリード２２ｂと
該ボトムリード２２ｂから上方向に屈曲した後、水平方
向に延長形成された複数の内部リード２２ａとによりリ
ードフレーム２２が形成され、該リードフレーム２２の
各内部リード２２ａ上にパドル層１０が導電性接着剤２
３により接着されている。このとき、該導電性接着剤２
３には、絶縁性両面テープ又はペーストが用いられる。
【００１７】また、該パドル層１０においては、図２に
示すように、表面中央部位に複数のパドル１１がほぼ矩
形列状に配置形成され、パドル１１の外郭パドル層１０
の表面にパドル１１と対応して複数のボンディングパッ
ド１２が夫々配列形成されている。ボンディングパッド
１２の外郭パドル層１０の表面縁部位には、複数のリー
ド接続パッド１３が夫々配列形成され、ボンディングパ
ッド１２とリード接続パッド１３間パドル層１０表面上
には、所定形状の放熱用孔部１４が複数穿孔形成されて
いる。パドル層１０内部には、ボンディングパッド１２
とリード接続パッド１３とを接続する導電配線パターン
が埋設されている。
【００１８】又、パドル層１０の中央部の上下面には、
図１に示すように、絶縁性両面テープ又はペーストの接
着剤２１により半導体チップ２０ａ、２０ｂが夫々接着
され、半導体チップ２０ａ、２０ｂ上面には複数のチッ
プパッド２０−１が夫々列状に形成され、チップパッド
２０−１とパドル層１０の各ボンディングパッド１２と
は導電ワイヤ２４により夫々接続されている。
【００１９】更に、前記の構造物はモールディング樹脂
２５により覆われてリードフレーム２２のボトムリード
２２ｂ下面が露出するように成形されている。かかる構
成によれば、パドル層１０を内部リード２２ａ上に導電
性接着剤２３により接着し、このパドル層１０の上下面
に半導体チップ２０ａ、２０ｂが接着されているので、
リードの撓みを防止しつつ、実装率を向上させることが
できる。従って、基板上における半導体パッケージの占
有面積率も最小化する。
【００２０】次に、第２の実施の形態について説明す
る。第２の実施の形態では、図３に示すように、複数の
内部リード４２ａと該内部リード４２ａから下方向に屈
曲延長したボトムリード４２ｂとによりリードフレーム
４２が形成され、該リードフレーム４２の各内部リード
４２ａ上にパドル層３０が両面テープ又はペーストの導
電性接着剤により接着されている。あとは、第１の実施
の形態のリードフレーム２２と同様に構成されている。
【００２１】また、パドル層３０の内部には導電配線パ
ターンが埋設され、該パドル層３０の上下面中央両側の
所定部位にバンプパッド（図示されず）が夫々形成さ
れ、バンプパッドによりパドル層３０上下両面の中央部
位に各半導体チップ４０ａ、４０ｂが夫々導電バンプ４
４を介して接着されている。このとき、半導体チップ４
０ａ、４０ｂ上面には夫々チップパッド（図示されず）
が形成され、チップパッドに各導電バンプ４４が接続さ
れている。
【００２２】又、半導体チップ４０ａ，４０ｂ、パドル
層３０、及びリードフレーム４２の包含された構造物
は、モールディング樹脂４５により覆われてリードフレ
ーム４２のボトムリード４２ｂの下面が露出するように
成形され、ボトムリード型半導体パッケージが構成され
ている。この場合、半導体チップ４０ａ、４０ｂの各チ
ップパッドと、パドル層３０の各バンプパッドとは導電
バンプ４４により接続されている。
【００２３】このように形成された第２の実施の形態で
は、第１の実施の形態の導電ワイヤ２４により接続され
た場合よりも経路が短くなって電気的特性が向上し、チ
ップパッドが中央又は両側に形成された全ての半導体チ
ップをパドル層３０内の導電配線パターンのデザイン変
更により、容易に内部リード４２ｂ上に搭載し得るとい
う長所がある。即ち、各半導体チップ上に形成されたチ
ップパッドの位置形状に対応して、パドル層３０内の導
線配線パターン及びバンプパッドの設定位置を変更し、
全ての半導体チップを内部リード４２ｂ上に搭載し得る
ようにボトルリード型半導体パッケージを構成すること
ができる。
【００２４】次に、第３の実施の形態について説明す
る。第３の実施の形態においては、図４及び図５に示す
ように、複数の内部リード６２ａと該内部リード６２ａ
から下方向に屈曲延長されたボトムリード６２ｂとによ
りリードフレーム６２が形成され、該リードフレーム６
２の各内部リード６２ａ上にパドル層５０が絶縁性両面
テープ又はペーストの導電性接着剤により接着されてい
る。
【００２５】又、半導体チップ６０の上面中央部位に
は、複数のセンターチップパッド６０−１が配列形成さ
れ、パドル層５０には、第１孔部５４が形成されてい
る。そして、半導体チップ６０の各チップパッド６０−
１を第１孔部５４に対応させ、半導体チップ６０がパド
ル層５０下面中央に絶縁性両面テープ又はペーストの接
着剤６１により接着され、第１孔部５４を通して各半導
体チップパッド６０−１と各ボンディング５１とが夫々
導電ワイヤ６４により接続されている。
【００２６】かかる構成によれば、第１、第２の実施の
形態と比較して実装される半導体チップは１つであり、
実装率は劣るものの、半導体チップ６０をパドル層５０
の下面であって、内部リード６２ａ、ボトムリード６２
ｂ間に配置したものであっても従来と比較して実装率は
向上する。
【００２７】
【発明の効果】以上説明したように、請求項１の発明に
かかるボトムリード型半導体パッケージによれば、パド
ル層の表裏面に半導体チップを載置することにより、リ
ードの撓みを防止しつつ、半導体チップの実装率を向上
させることができる。そして、半導体チップを多層に集
積して効率の向上を図り得るという効果もある。
【００２８】請求項２の発明にかかるボトムリード型半
導体パッケージによれば、パドル層を介して半導体チッ
プの信号を外部に出力することができる。請求項３の発
明にかかるボトムリード型半導体パッケージによれば、
上記効果に加え、経路が短くなって電気的特性が向上す
る。請求項４の発明にかかるボトムリード型半導体パッ
ケージによれば、請求項３の発明にかかるボトムリード
型半導体パッケージにおいて、パドル層を介して半導体
チップの信号を外部に出力することができる。
【００２９】請求項５の発明にかかるボトムリード型半
導体パッケージによれば、略中央に複数のチップパッド
が形成された半導体チップであっても実装率を向上させ
つつ、容易に搭載することができる。請求項６の発明に
かかるボトムリード型半導体パッケージによれば、請求
項５の発明にかかるボトムリード型半導体パッケージに
おいて、パドル層を介して半導体チップの信号を外部に
出力することができる。
【００３０】請求項７の発明にかかるボトムリード型半
導体パッケージによれば、半導体チップの信号をパドル
層の内部を経由させて外部に出力させることができる。
請求項８の発明にかかるボトムリード型半導体パッケー
ジによれば、パドル層を両面テープによって内部リード
に接続することができる。請求項９の発明にかかるボト
ムリード型半導体パッケージによれば、パドル層をペー
ストによって内部リードに接続することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す縦断面図。
【図２】図１のパドル層を説明するための平面図。
【図３】本発明の第２の実施の形態を示す縦断面図。
【図４】本発明の第３の実施の形態を示す縦断面図。
【図５】図４のパドル層を説明するための平面図。
【図６】従来の半導体パッケージの縦断面図。
【符号の説明】
１０、３０、５０ パドル層 １１ パドル １２、５１ ボンディングパッド １３、５２ リード接続パッド １４ 孔部 ２０、４２、６２ リードフレーム ２０−１、６０−１ チップパッド ２０ａ、２０ｂ、４０ａ、４０ｂ、６０ 半導体チップ ２１、６１ 接着剤 ２２ａ、４２ａ、６２ａ 内部リード ２２ｂ、４２ｂ、６２ｂ ボトムリード ２３、４３、６３ 導電性接着剤 ２４、６４ ワイヤ ２５、４５、６５ モールディング樹脂 ４４ 導電バンプ ５４ 第１孔部 ５３ 第２孔部

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】パッケージ本体の下面に信号入出力用のボ
    トムリードが露出するように半導体チップを含む構造物
    をモールドしたボトムリード型半導体パッケージにおい
    て、 実装基板に接続されるボトムリード（２２ｂ）から上向
    きに屈曲されて内部リード（２２ａ）まで延長形成され
    た複数のリード（２２）と、 複数のボンディングパッド（１２）を有し、半導体チッ
    プ（２０ａ）、（２０ｂ）が表裏両面に載置され、導電
    性接着部材（２３）を介して内部リード（２２ａ）に接
    続されたパドル層（１０）と、 前記半導体チップ（２０ａ）、（２０ｂ）上に形成され
    た複数のチップパッド（２０−１）とパドル層（１０）
    の各ボンディングパッド（１２）とを接続する複数の導
    電ワイヤ（２４）と、 前記パドル層（１０）をリード（２２）の内部リード
    （２２ａ）上面に接着する導電性接着部材（２３）と、 前記ボトムリード（２２ｂ）の下面を露出させ、半導体
    チップ（２０ａ）、（２０ｂ）を含む構造物の全てを覆
    うように成形されたモールディング樹脂（２５）と、を
    備えたことを特徴とするボトムリード型半導体パッケー
    ジ。
  2. 【請求項２】前記パドル層（１０）は、 前記各チップパッド（２０−１）に対応してパドル層
    （１０）の表裏面に形成された半導体チップ載置用のパ
    ドル（１１）と、 該パドル（１１）の周囲に形成された複数のボンディン
    グパッド（１２）と、 導電配線パターンを介して各ボンディングパッド（１
    ２）に接続され、内部リード（２２ａ）と接続するよう
    にパドル（１１）の周囲に形成された複数のリード接続
    パッド（１３）と、 前記ボンディングパッド（１２）とリード接続パッド
    （１３）間に所定間隔を置いて穿孔形成された複数の孔
    部（１４）と、を備えて構成されたことを特徴とする請
    求項１記載のボトムリード型半導体パッケージ。
  3. 【請求項３】パッケージ本体の下面に信号入出力用のボ
    トムリードが露出するように半導体チップを含む構造物
    をモールドしたボトムリード型半導体パッケージにおい
    て、 実装基板に接続される複数のボトムリード（４２ｂ）か
    ら上向きに屈曲されて内部リード（４２ａ）まで延長形
    成されたリード（４２）と、 複数の導電バンプ（４４）を介して半導体チップ（４０
    ａ）、（４０ｂ）が載置され、導電性接着部材（４３）
    を介して内部リード（４２ａ）に接続されたパドル層
    （３０）と、 前記ボトムリード（４２ｂ）の下面を露出させ、半導体
    チップ（４０ａ）、（４０ｂ）を含む構造物の全てを覆
    うように成形されたモールディング樹脂（４５）と、を
    備えたことを特徴とするボトムリード型半導体パッケー
    ジ。
  4. 【請求項４】前記パドル層（３０）は、 前記各導電パンプ（４４）が接続される複数のバンプパ
    ッドと、 導電配線パターンを介して各バンプパッドに接続され、
    内部リード（４２ａ）と接続するようにパドル層（３
    ０）表面の縁部に形成された複数のリード接続パッド
    と、 前記バンプパッドとリード接続パッド間に所定間隔を有
    して穿孔形成された複数の孔部と、を備えて構成された
    ことを特徴とする請求項３記載のボトムリード型半導体
    パッケージ。
  5. 【請求項５】パッケージ本体の下面に信号入出力用のボ
    トムリードが形成され、該ボトムリードが露出するよう
    に、複数のチップパッド（６０−１）が上面の略中央に
    形成された半導体チップ（６０）を含む構造物をモール
    ドしたボトムリード型半導体パッケージにおいて、 実装基板に接続されるボトムリード（６２ｂ）から上向
    きに屈曲されて内部リード（６２ａ）まで延長形成され
    たリード（６２）と、 ボトムリード（６２ｂ）側の下面に半導体チップ（６
    ０）が設置され、半導体チップ（６０）のチップパッド
    （６０−１）が露出するように第１孔部（５４）が穿孔
    形成され、導電性接着部材（６３）を介して内部リード
    （６２ａ）に接続されたパドル層（５０）と、 該半導体チップ（６０）のチップパッド（６０−１）と
    パドル層（５０）のボンディングパッド（５１）とを第
    １孔部（５４）を通して接続する導電ワイヤ（６４）
    と、 前記ボトムリード（６２ｂ）の下面を露出させ、半導体
    チップ（６０）を含む構造物の全てを覆うように成形さ
    れたモールディング樹脂（６５）と、を備えたことを特
    徴とするボトムリード型半導体パッケージ。
  6. 【請求項６】前記パドル層（５０）は、 前記第１孔部（５４）の周囲に形成された複数のボンデ
    ィングパッド（５１）と、 導電配線パターンを介して各ボンディングパッド（５
    １）に接続され、内部リード（６２ａ）と接続するよう
    にパドル層（５０）表面の縁部に形成された複数のリー
    ド接続パッド（５２）と、 ボンディングパッド（５１）とリード接続パッド（５
    ２）間に所定間隔を有して穿孔形成された複数の放熱用
    第２孔部（５３）と、を備えて構成されたことを特徴と
    する請求項５記載のボトムリード型半導体パッケージ。
  7. 【請求項７】前記導電配線パターンをパドル層の内部に
    埋設したことを特徴とする請求項２、４、６のいずれか
    １つに記載のボトムリード型半導体パッケージ。
  8. 【請求項８】前記導電性接着部材は、導電性接着剤が塗
    布された両面テープであることを特徴とする請求項１〜
    請求項７のいずれか１つに記載のボトムリード型半導体
    パッケージ。
  9. 【請求項９】前記導電性接着部材は、導電性接着剤のペ
    ーストであることを特徴とする請求項１〜請求項７のい
    ずれか１つに記載のボトムリード型半導体パッケージ。
JP15638797A 1996-06-14 1997-06-13 ボトムリード型半導体パッケージ Expired - Fee Related JP2881733B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960021531A KR0179924B1 (ko) 1996-06-14 1996-06-14 버텀리드 반도체 패키지
KR21531/1996 1996-06-14

Publications (2)

Publication Number Publication Date
JPH1084069A true JPH1084069A (ja) 1998-03-31
JP2881733B2 JP2881733B2 (ja) 1999-04-12

Family

ID=19461934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15638797A Expired - Fee Related JP2881733B2 (ja) 1996-06-14 1997-06-13 ボトムリード型半導体パッケージ

Country Status (4)

Country Link
US (1) US5861668A (ja)
JP (1) JP2881733B2 (ja)
KR (1) KR0179924B1 (ja)
CN (1) CN1071495C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753599B2 (en) 2001-02-12 2004-06-22 Samsung Electronics Co., Ltd. Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2009074862A (ja) * 2007-09-19 2009-04-09 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
US5929514A (en) * 1998-05-26 1999-07-27 Analog Devices, Inc. Thermally enhanced lead-under-paddle I.C. leadframe
US6163076A (en) * 1999-06-04 2000-12-19 Advanced Semiconductor Engineering, Inc. Stacked structure of semiconductor package
US6483180B1 (en) * 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
JP3522177B2 (ja) * 2000-02-21 2004-04-26 株式会社三井ハイテック 半導体装置の製造方法
US6933174B1 (en) 2000-11-28 2005-08-23 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
US6677667B1 (en) 2000-11-28 2004-01-13 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
JP3590039B2 (ja) * 2002-07-24 2004-11-17 沖電気工業株式会社 半導体装置及びその製造方法
TW200501358A (en) * 2003-06-20 2005-01-01 Macronix Int Co Ltd Stacking dual-chip packaging structure
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
KR20230000883A (ko) 2021-06-27 2023-01-03 맹세현 스파출라 자동 상승 구조를 갖는 화장품 용기

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932785B2 (ja) * 1991-09-20 1999-08-09 富士通株式会社 半導体装置
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
KR0157857B1 (ko) * 1992-01-14 1998-12-01 문정환 반도체 패키지
DE4226016A1 (de) * 1992-08-06 1994-02-10 Nokia Deutschland Gmbh Chassis mit unlösbar mit dem Chassis verbundenen Befestigungselementen
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
US5483024A (en) * 1993-10-08 1996-01-09 Texas Instruments Incorporated High density semiconductor package
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753599B2 (en) 2001-02-12 2004-06-22 Samsung Electronics Co., Ltd. Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2009074862A (ja) * 2007-09-19 2009-04-09 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法

Also Published As

Publication number Publication date
KR0179924B1 (ko) 1999-03-20
US5861668A (en) 1999-01-19
JP2881733B2 (ja) 1999-04-12
KR980006167A (ko) 1998-03-30
CN1071495C (zh) 2001-09-19
CN1169033A (zh) 1997-12-31

Similar Documents

Publication Publication Date Title
JP2881733B2 (ja) ボトムリード型半導体パッケージ
US6458625B2 (en) Multi chip semiconductor package and method of construction
JP3209320B2 (ja) マルチチップモジュールパッケージ
US5936305A (en) Stacked leads-over chip multi-chip module
US5811879A (en) Stacked leads-over-chip multi-chip module
JPH09260568A (ja) 半導体装置及びその製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH09326452A (ja) 半導体パッケージ
KR960705357A (ko) 반도체 장치
KR20040075245A (ko) 적층형 반도체 패키지 및 그 제조방법
US6495908B2 (en) Multi-chip semiconductor package
JP2000101016A (ja) 半導体集積回路装置
JP2001156251A (ja) 半導体装置
US6057594A (en) High power dissipating tape ball grid array package
JPH05343558A (ja) 半導体パッケージ
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JPH09139444A (ja) 樹脂封止型半導体装置
JP2522182B2 (ja) 半導体装置
JP3965767B2 (ja) 半導体チップの基板実装構造
KR100708050B1 (ko) 반도체패키지
JP3136274B2 (ja) 半導体装置
KR100336578B1 (ko) 칩 스캐일 패키지의 제조 방법
JP3648957B2 (ja) 半導体装置
KR100542664B1 (ko) 반도체패키지 및 그 제조 방법
KR100297108B1 (ko) 엠.씨.엠 패캐이지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees