JP2009074862A - センサーパッケージおよびその製造方法 - Google Patents
センサーパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2009074862A JP2009074862A JP2007242713A JP2007242713A JP2009074862A JP 2009074862 A JP2009074862 A JP 2009074862A JP 2007242713 A JP2007242713 A JP 2007242713A JP 2007242713 A JP2007242713 A JP 2007242713A JP 2009074862 A JP2009074862 A JP 2009074862A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- terminal
- sensor chip
- flat
- active surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
【解決手段】一面側を平坦面にして長手方向の一方側を薄肉部とし、他方側に厚肉部を設けた端子部を複数、薄肉部を内側として平坦面を揃えて配し、センサーチップのアクティブ面上に空隙を設けて再配線され、その外側領域にセンサーチップに接続する複数の接続用端子を有し、且つ、センサーチップの非アクティブ面側を絶縁板材で覆っている構造のセンサー部材を、前記接続用の端子において前記端子群の端子部の前記平坦な一面にバンプ接続し、ASICをその端子面側で前記端子群の端子部の薄肉部の前記平坦な一面側と対向する他方の薄肉部面にバンプ接続して前記端子部の厚さ内に収めており、各端子部の厚肉部の前記平坦な一面側と対向する側の厚肉部面を、外部回路と接続するための外部端子面として該外部端子面を露出するようにして各部を封止している。
【選択図】図1
Description
例えば、撮像素子としての、CCD、CMOS等のイメージセンサーは、半導体チップの一方の面が光電変換を行う受光素子が配列されたアクティブ面となっている。
しかしながら、このような、イメージセンサーや、各種センサー用のMEMSは、従来、センサー部(センサーチップとも言う)を個々に実装し、ワイヤボンディングを行う工程や、その後の封止工程等の一連の製造工程において、センサー部のアクティブ面に汚染が生じ易く、歩留まりの向上に支障をきたしていた。
また、センサー部が実装された領域とは別の領域の配線基板上にDSP(信号処理装置、Digital、Signal、Processor)が実装されることにより、面方向の広がりが生じ、小型化に限界があった。
この形態のセンサーパッケージの場合、センサー部のアクティブ面が保護材と封止部材とにより外部から隔離保護され、センサー部の端子と内部端子がワイヤで接続されているので、配線基板上への実装は、ワイヤボンディングを行うことなく、外部端子の接続のみで完了し、また、センサー部のアクティブ面の汚染が保護材により防止され、実装工程中等においてセンサーパッケージが汚染された場合には、保護材面を清浄化するだけで良好な状態のセンサーパッケージが得られ、製造歩留まりが向上する。
更に、ここには、図4に示すように、汎用のDSP(信号処理装置)130をパッド部121と端子部122上に配し、更に、該DSP130上に位置的にセンサー部(センサーチップ)110を固定して封止した形態も記載されている。
この形態の場合、センサー部110とDSP(信号処理装置)130とが同一領域に位置することとなり、面方向の広がりが抑制され、装置の小型化が可能である。
ここでは、内側の内部端子122aには、DSP(信号処理装置)130の端子がバンプ131を介して接続されており、このDSP130は、電気絶縁性の樹脂部材150によりパッド部121、端子部122側(図4で下側)を樹脂封止している。
また、このセンサー部110の表面(アクティブ面側)の複数の端子112と端子部122の内部端子122aとがワイヤ140により電気的に接続されている。
さらに、複数の端子部122の表面側に架け渡され、かつ、内部端子122aを囲むように封止部材(封止用リブとも言う)155が配設されており、この封止部材155の先端部(図4で上側)に、センサー部110のアクティブ面と空隙部160を介して対向するように保護材170が固着されている。
また、外部端子122bは外部に露出している。
また、ワイヤを用いた、封止用リブを用いた複雑な構造で、その作製の複雑さがある。
本発明はこれに対応するもので、一面にアクティブ面を有する機能チップとしてのセンサーチップのアクティブ面側に空隙部を設けて、センサーチップを封止したセンサーパッケージで、特に特定用途において、使いがってが良く、信号線の長距離化によるセンサー感度低下の問題を解決でき、且つ、複雑でない生産性に優れた構造の、センサーパッケージを提供する。
同時に、そのようなセンサーパッケージを量産できるセンサー用パッケージの製造方法を提供しようとするものである。
そして、上記のセンサーパッケージであって、前記センサーチップは、錘部と、該錘部の周囲を囲むフレーム部と、該錘部の上部を該フレーム部の上部に接続して可撓的に支持して吊るビーム部とを有し、外部から該錘部に与えられる力により発生する該ビーム部の撓み量によって電気抵抗の値が変化する、加速度センサ素子を構成するMEMS(Micro Electoro Mechanical Systems)であることを特徴とするものである。
そしてまた、上記いずれかのセンサーパッケージであって、前記センサー部材は、センサーチップのアクティブ面上に、空隙を設けて配設されてシリコン基板に再配線して、外側領域にセンサーチップに接続する複数のバンプを形成したものであることを特徴とするものである。
そして、上記センサーパッケージの製造方法であって、前記センサー部材の作製は、多面付けに区画して、各面付け毎に単位のセンサーチップが配されたウエハを作製し、ウエハの状態で、センサーチップのアクティブ面側に空隙を設けて、シリコン基板を配し、センサーチップの非アクティブ面側にガラス基板を配し、且つ、前記、アクティブ面側のシリコン基板の外側面に、センサーチップの端子部と接続し、該一面の周辺に位置する端子を再配線して形成し、該端子にバンプを形成し、更に、ウエハを各面付け毎に分離して個片化するものであることを特徴とするものである。
そしてまた、上記いずれかのセンサーパッケージの製造方法であって、前記個片化工程は、レーザもしくはダイシングソーにて、前記単位のリードフレームの連結部の薄肉部を切断するものであることを特徴とするものである。
本発明のセンサーパッケージは、このような構成にすることにより、一面にアクティブ面を有する機能チップとしてのセンサーチップのアクティブ面側に空隙部を設けて、センサーチップを封止したセンサーパッケージで、特に特定用途において、使いがってが良く、信号線の長距離化によるセンサー感度低下の問題を解決でき、且つ、複雑でない生産性に優れた構造の、センサーパッケージの提供を可能としている。
具体的には、一面側を平坦面にして、長手方向の一方側を薄肉部とし、他方側に厚肉部を設けた端子部を、複数、薄肉部を内側として、平坦面を揃えて配し、且つ、前記各端子部を、同一平面上にして、互いに独立させている、端子群を有し、センサーチップのアクティブ面上に、空隙を設けて、再配線され、その外側領域にセンサーチップに接続する複数の接続用の端子を有し、且つ、センサーチップの非アクティブ面側を絶縁板材にて覆っている構造のセンサー部材を、前記接続用の端子において、前記端子群の端子部の前記平坦な一面にバンプ接続し、ASICを、その端子面側で、前記端子群の端子部の薄肉部の前記平坦な一面側と対向する他方の薄肉部面に、バンプ接続して、ASICを、前記端子部の厚さ内に収めており、各端子部の厚肉部の前記平坦な一面側と対向する側の厚肉部面を、外部回路と接続するための外部端子面として、該外部端子面を露出するようにして、各部を封止していることにより、これを達成している。
詳しくは、センサーチップのアクティブ面上に、空隙を設けて、再配線され、その外側領域にセンサーチップに接続する複数のバンプを有し、且つ、センサーチップの非アクティブ面側を絶縁板材(ガラス板材)にて覆っている構造のセンサー部材を用いていることにより、センサーチップを端子部にバンプ接続した状態でセンサー部材全体を樹脂封止することを可能としている。
このように、樹脂封止することにより、耐環境性が向上できる。
また、端子部の薄肉部のその端子面側で、各端子部の薄肉部の前記平坦な一面側と対向する他方の薄肉部面に、バンプ接続して、ASICを、前記端子部の厚さ内に収めていることにより、パッケージの薄化に対応できるものとしている。
尚、ASICの厚さは、端子部をハーフエッチングして形成し、薄肉部を素材の厚さの半分にして形成する場合には、ASICの厚さは、該素材の厚さの半分以下とする。
また、このように、センサーパッケージとASICとを共に端子部にバンプ接続して、且つ、外部端子面を露出させ各部を封止していることにより、樹脂封止をし易いものとしている。
また、このような端子部を用いた構造で、センサー部材と、ASICとを端子部にバンプ接続して一体としていることにより、実装のためのエリアを小さくでき、また、信号線を短くでき、センサー感度を良くできる。
本発明のセンサーパッケージは、図4に示す、従来の場合のように、封止用リブを形成する必要はなく、1度に樹脂封止を行える構造で、製作面で有利である。
また、センサーチップとしては、錘部と、該錘部の周囲を囲むフレーム部と、該錘部の上部を該フレーム部の上部に接続して可撓的に支持して吊るビーム部とを有し、外部から該錘部に与えられる力により発生する該ビーム部の撓み量によって電気抵抗の値が変化する、加速度センサ素子を構成するMEMS(Micro Electoro Mechanical Systems)が挙げられるが、これに限定はされない。
また、センサーチデバイスとしては、センサーチップのアクティブ面上に、空隙を設けて配設されたシリコン基板に再配線して、外側領域にセンサーチップに接続する複数のバンプを形成したものが挙げられる。
また、同時に、そのようなセンサーパッケージを作製できるセンサーパッケージの製造方法の提供を可能とした。
図1は本発明のセンサーパッケージの実施の形態の1例の概略断面図で、図2(a)はセンサー部材の1例の概略断面図で、図2(b)は図2(a)のA1−A2における断面を示した図で、図3(a)〜図3(d)は図1に示すセンサーパッケージの製造方法の1例の工程断面図である。
尚、図3において点線は単位のリードフレームの境界を示している。
また、図2(a)は、図2(b)のA3−A4における断面を示したものである。
図1〜図3中、1は錘部、3は支持部(ビーム部とも言う)、4は枠部(フレーム部とも言う)、5はシリコン層(絶縁板材とも言う)、6はガラス層(絶縁板材とも言う)、7はピエゾ抵抗素子、10はセンサー部材、10aはセンサーチップ、11はバンプ接続の用端子、11aはバンプ、12は絶縁材層(フォトレジスト)、14は導電層、14Aはビア、15は空隙、16はアクティブ面、17は非アクティブ面、20はASIC、21はバンプ、30は端子部、30Aはリードフレームシート、31は薄肉部、31Sは薄肉部面、32は厚肉部、32Sは外部端子面、33は平坦面、40は封止材料(封止用樹脂とも言う)である。
本例のセンサーパッケージは、図1に示すように、一面側を平坦面33にして、長手方向の一方側を薄肉部31とし、他方側に厚肉部32を設けた端子部30を、複数、薄肉部31を内側として、平坦面33を揃えて配し、且つ、前記各端子部30を、同一平面上にして、互いに独立させている、端子群を備え、センサーチップ(図2(a)の10aに相当)のアクティブ面上に、空隙を設けて、再配線され、その外側領域にセンサーチップに接続する複数の接続用の端子を有し、且つ、センサーチップの非アクティブ面側を絶縁板材にて覆っている構造のセンサー部材(図2(a)の10に相当)を備えており、バンプ11aにて、前記端子群の端子部30の平坦面33にバンプ接続し、また、ASIC20を、その端子面側で、前記端子群の端子部30の薄肉部の前記平坦面33側と対向する他方の薄肉部面31Sに、バンプ接続している。
そして、各端子部30の厚肉部32の前記平坦な一面側と対向する側の厚肉部面を、外部回路と接続するための外部端子面32Sとして、該外部端子面32Sを露出するようにして各部を封止している。
ここでは、ASIC20の厚さは、ASIC20が端子部30の厚さ内に収まるようになっている。
また、ここでは、センサー部材10は、センサーチップのアクティブ面上に、空隙を設けて配設されたシリコン基板5に再配線して、外側領域にセンサーチップに接続する複数のバンプを形成したものである。(図2参照)
このような構成にすることにより、一面にアクティブ面を有する機能チップとしてのセンサーチップのアクティブ面側に空隙部を設けて、センサーチップを封止したセンサーパッケージで、特に特定用途において、使いがってが良く、信号線の長距離化によるセンサー感度低下の問題を解決でき、且つ、複雑でない生産性に優れた構造の、センサーパッケージの提供を可能としている。
また、封止性が良く、耐環境性の良いものとしている。
図2に示す、加速度センサー部としてのセンサーチップは、錘部1の周囲を囲むフレーム部(枠部)4と、これら錘部1の上部をフレーム部4の上部に接続して可撓的に支持して吊るビーム部(支持部)3とを有し、外部から該錘部1に与えられる力により発生する該ビーム部3の撓み量によって電気抵抗の値が変化する、加速度センサ素子を、前記アクティブ面と前記非アクティブ面との間に配した、MEMS(Micro Electoro Mechanical Systems)である。
センサー部材10や、ASIC20のバンプと接続するための、端子表面には、例えば、Ni層とAu層が積層されている。
封止用樹脂40の主となる材質としては、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂等が挙げられる。
端子部30としては、鉄ーニッケル合金や、銅、銅合金が適用される。
尚、ここでは、端子部30はエッチング形成されている。
これを以って、本発明のセンサーパッケージの製造方法の実施の形態の1例とする。
先ず、予め、アクティブ面に、その外側領域に再配線されて形成されたセンサーチップに接続する複数の端子にバンプを有するとともに、非アクティブ面をガラス板材(絶縁板材)で覆った、センサー部材10(図2(a)参照)と、端子面(表面)周辺、その端子部にバンプ21を形成したASIC20と、一面側を平坦面にして、長手方向の一方側を薄肉部とし、他方側に厚肉部を設けた端子部を、複数、薄肉部を内側として、平坦面を揃えて配し、且つ、前記の各端子部を同一平面上に形成している単位のリードフレームを、多数、面付けした状態で支持して外形加工したリードフレームシート30A(図3(a)参照)とを、予め準備しておく。
センサー部材10の準備は、例えば、簡単には、多面付けに区画して、各面付け毎に単位のセンサーチップが配されたウエハを作製し、ウエハの状態で、センサーチップのアクティブ面側に空隙を設けて、シリコン基板を配し、センサーチップの非アクティブ面側にガラス基板を配し、且つ、前記、アクティブ面側のシリコン基板の外側面に、センサーチップの端子部と接続し、該一面の周辺に位置する端子を再配線して形成し、該端子にバンプを形成し、更に、ウエハを各面付け毎に分離して個片化され、得るものである。
尚、バンプ形成用の端子部の表面には、Ni層、Au層等を積層形成しておく。
また、ここでは、ASIC20の端子にもバンプを形成しておく。
リードフレームシート30Aは、通常、鉄ーニッケル材や銅材、銅合金材等の板状の素材の両面レジストパターンをフォトリソ法で形成してこれを耐エッチングマスクとして、塩化第二鉄溶液等をエッチング液として、両側からスプレーして加工される。
ここでは端子部の薄肉部31の厚さは片側から素材をエッチングすることによって得られ、厚肉部32は素材の両面ともエッチングが行われない箇所である。
両側からエッチングが行われる箇所においては素材は貫通する。
この後、リードフレームシートレベルで、各単位のリードフレーム毎に、各外部端子部の厚肉部の前記平坦な一面側と対向する他方の薄肉部面を、外部回路と接続するための外部端子面として、該外部端子面を露出するようにして、各部を封止する。(図3(c)) 次いで、各単位のリードフレーム毎に分離して、単位のセンサーパッケージを個片化して得る。(図3(d))
分離は、通常、レーザやダイシングソにて行う。
分離箇所は薄肉に形成されている。
このようにして、図1に示す本例のセンサーパッケージは作製されるが、作製方法は、上記に限定はされない。
3 支持部(ビーム部とも言う)
4 枠部(フレーム部とも言う)
5 シリコン層(絶縁板材とも言う)
6 ガラス層(絶縁板材とも言う)
7 ピエゾ抵抗素子
10 センサー部材
10a センサーチップ
11 バンプ接続の用端子
11a バンプ
12 絶縁材層(フォトレジスト)
14 導電層
14A ビア
15 空隙
16 アクティブ面
17 非アクティブ面
20 ASIC
21 バンプ
30 端子部
30A リードフレームシート
31 薄肉部
31S 薄肉部面
32 厚肉部
32S 外部端子面
33 平坦面
40 封止材料(封止用樹脂とも言う)
110 センサー部(センサーチップ)
111 絶縁層
112 端子
121 パッド部
122 端子部
122a 内部端子
122b 外部端子
130 DSP(信号処理装置)
131 バンプ
140 ワイヤ
150 樹脂部材
155 封止部材(封止用リブとも言う)
160 空隙部
170 保護材
Claims (6)
- 空隙と接するようにして配する必要があるアクティブ面を一方側表面とし、空隙と接するようにして配する必要はない非アクティブ面を他方側表面とするセンサーチップを、そのアクティブ面が空隙に接するようにして、ASIC(特定用途用IC)とともに封止したパッケージであって、一面側を平坦面にして、長手方向の一方側を薄肉部とし、他方側に厚肉部を設けた端子部を、複数、薄肉部を内側として、平坦面を揃えて配し、且つ、前記各端子部を、同一平面上にして、互いに独立させている、端子群を有し、センサーチップのアクティブ面上に、空隙を設けて、再配線され、その外側領域にセンサーチップに接続する複数の接続用の端子を有し、且つ、センサーチップの非アクティブ面側を絶縁板材にて覆っている構造のセンサー部材を、前記接続用の端子において、前記端子群の端子部の前記平坦な一面にバンプ接続し、ASICを、その端子面側で、前記端子群の端子部の薄肉部の前記平坦な一面側と対向する他方の薄肉部面に、バンプ接続して、ASICを、前記端子部の厚さ内に収めており、各端子部の厚肉部の前記平坦な一面側と対向する側の厚肉部面を、外部回路と接続するための外部端子面として、該外部端子面を露出するようにして、各部を封止していることを特徴とするセンサーパッケージ。
- 請求項1に記載のセンサーパッケージであって、前記センサーチップは、錘部と、該錘部の周囲を囲むフレーム部と、該錘部の上部を該フレーム部の上部に接続して可撓的に支持して吊るビーム部とを有し、外部から該錘部に与えられる力により発生する該ビーム部の撓み量によって電気抵抗の値が変化する、加速度センサ素子を構成するMEMS(Micro Electoro Mechanical Systems)であることを特徴とするセンサーパッケージ。
- 請求項1ないし2のいずれか1項に記載のセンサーパッケージであって、前記センサー部材は、センサーチップのアクティブ面上に、空隙を設けて配設されたシリコン基板に再配線して、外側領域にセンサーチップに接続する複数のバンプ形成したものであることを特徴とするセンサーパッケージ。
- 空隙と接するようにして配する必要があるアクティブ面を一方側表面とし、空隙と接するようにして配する必要はない非アクティブ面を他方側表面とするセンサーチップを、そのアクティブ面が空隙に接するようにして、ASIC(特定用途用IC)とともに封止したパッケージを作製する、センサーパッケージの製造方法であって、センサーチップのアクティブ面上に、空隙を設けて、再配線され、その外側領域に形成された端子にセンサーチップに接続する複数のバンプを有し、且つ、センサーチップの非アクティブ面側を絶縁板材にて覆っている構造のセンサー部材と、端子面(表面)周辺、その端子部にバンプを形成したASICと、一面側を平坦にして、内側を薄肉部とし、外側に厚肉部を設けた端子部を、複数、その向きを揃えて配し、且つ、前記の各端子部を同一平面上に形成している単位のリードフレームを、多数、面付けした状態で支持して外形加工したリードフレームシートとを、予め準備しておき、リードフレームシートレベルで、各単位のリードフレーム毎に、(a)センサー部材を、そのバンプにて、各端子部の前記平坦な一面にバンプ接続して固定する、センサー部材固定工程と、(b)ASICを、その端子面側を、各端子部の薄肉部の、前記平坦な一面側と対向する他方の薄肉部面に、バンプ接続して固定する、ASIC固定工程とを、行った後、(c)リードフレームシートレベルで、各単位のリードフレーム毎に、各外部端子部の厚肉部の前記平坦な一面側と対向する他方の薄肉部面を、外部回路と接続するための外部端子面として、該外部端子面を露出するようにして、各部を封止する、封止工程と、(d)各単位のリードフレーム毎に分離して、単位のセンサーパッケージを個片化して得る、個片化工程とを有することを特徴とするセンサーパッケージの製造方法。
- 請求項4に記載のセンサーパッケージの製造方法であって、前記センサー部材の作製は、多面付けに区画して、各面付け毎に単位のセンサーチップが配されたウエハを作製し、ウエハの状態で、センサーチップのアクティブ面側に空隙を設けて、シリコン基板を配し、センサーチップの非アクティブ面側にガラス基板を配し、且つ、前記、アクティブ面側のシリコン基板の外側面に、センサーチップの端子部と接続し、該一面の周辺に位置する端子を再配線して形成し、該端子にバンプを形成し、更に、ウエハを各面付け毎に分離して個片化するものであることを特徴とするセンサーパッケージの製造方法。
- 請求項4ないし5のいずれか1項に記載のセンサーパッケージの製造方法であって、前記個片化工程は、レーザもしくはダイシングソーにて、前記単位のリードフレームの連結部の薄肉部を切断するものであることを特徴とするセンサーパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007242713A JP2009074862A (ja) | 2007-09-19 | 2007-09-19 | センサーパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007242713A JP2009074862A (ja) | 2007-09-19 | 2007-09-19 | センサーパッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009074862A true JP2009074862A (ja) | 2009-04-09 |
Family
ID=40609991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007242713A Pending JP2009074862A (ja) | 2007-09-19 | 2007-09-19 | センサーパッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009074862A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084069A (ja) * | 1996-06-14 | 1998-03-31 | Lg Semicon Co Ltd | ボトムリード型半導体パッケージ |
JP2002203935A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Cable Ltd | リードフレーム及びこれを用いた半導体装置 |
JP2003258187A (ja) * | 2002-03-01 | 2003-09-12 | Citizen Electronics Co Ltd | 半導体装置 |
JP2004319824A (ja) * | 2003-04-17 | 2004-11-11 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
JP2005051130A (ja) * | 2003-07-31 | 2005-02-24 | Nec Electronics Corp | リードレスパッケージ型半導体装置とその製造方法 |
JP2006071432A (ja) * | 2004-09-01 | 2006-03-16 | Oki Electric Ind Co Ltd | 加速度センサチップパッケージ及びその製造方法 |
JP2006201158A (ja) * | 2003-10-03 | 2006-08-03 | Matsushita Electric Works Ltd | センサ装置 |
JP2007017199A (ja) * | 2005-07-05 | 2007-01-25 | Sharp Corp | チップスケールパッケージおよびその製造方法 |
-
2007
- 2007-09-19 JP JP2007242713A patent/JP2009074862A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084069A (ja) * | 1996-06-14 | 1998-03-31 | Lg Semicon Co Ltd | ボトムリード型半導体パッケージ |
JP2002203935A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Cable Ltd | リードフレーム及びこれを用いた半導体装置 |
JP2003258187A (ja) * | 2002-03-01 | 2003-09-12 | Citizen Electronics Co Ltd | 半導体装置 |
JP2004319824A (ja) * | 2003-04-17 | 2004-11-11 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
JP2005051130A (ja) * | 2003-07-31 | 2005-02-24 | Nec Electronics Corp | リードレスパッケージ型半導体装置とその製造方法 |
JP2006201158A (ja) * | 2003-10-03 | 2006-08-03 | Matsushita Electric Works Ltd | センサ装置 |
JP2006071432A (ja) * | 2004-09-01 | 2006-03-16 | Oki Electric Ind Co Ltd | 加速度センサチップパッケージ及びその製造方法 |
JP2007017199A (ja) * | 2005-07-05 | 2007-01-25 | Sharp Corp | チップスケールパッケージおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11987495B2 (en) | MEMS resonator system | |
US7419853B2 (en) | Method of fabrication for chip scale package for a micro component | |
JP5130845B2 (ja) | センサーパッケージおよびその製造方法 | |
US9013013B1 (en) | Pressure sensor package having a stacked die arrangement | |
JP2007537670A (ja) | マイクロエレクトロニクスイメージャ用カバー及びマイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法 | |
KR20090033843A (ko) | Mems 장치 및 이의 제조 방법 | |
US7683462B2 (en) | Chip package structure | |
JPH1167820A (ja) | 半導体装置及びその製造方法 | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
JP2006179607A (ja) | 半導体装置及びその製造方法 | |
JP2009076588A (ja) | センサーパッケージとその製造方法 | |
US9029992B2 (en) | Electronic package structure with insulated adhesion portion for affixing and isolating lands spaced apart from land connect bar within a leadframe | |
JP4373122B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2009074862A (ja) | センサーパッケージおよびその製造方法 | |
US20070029631A1 (en) | Package Structure and Wafer Level Package Method | |
JP2009070894A (ja) | 半導体装置 | |
US20240140783A1 (en) | Method for manufacturing a device comprising two semiconductor dice and a device thereof | |
JP6416704B2 (ja) | 樹脂封止型センサ装置 | |
JP4305326B2 (ja) | 半導体パッケージの製造方法 | |
JP2009063550A (ja) | 半導体センサ装置 | |
JP2005150613A (ja) | 半導体装置 | |
JP2004266195A (ja) | 半導体パッケージの製造方法 | |
JP2009063551A (ja) | 半導体センサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |