JP2007537670A - マイクロエレクトロニクスイメージャ用カバー及びマイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法 - Google Patents

マイクロエレクトロニクスイメージャ用カバー及びマイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法 Download PDF

Info

Publication number
JP2007537670A
JP2007537670A JP2007513178A JP2007513178A JP2007537670A JP 2007537670 A JP2007537670 A JP 2007537670A JP 2007513178 A JP2007513178 A JP 2007513178A JP 2007513178 A JP2007513178 A JP 2007513178A JP 2007537670 A JP2007537670 A JP 2007537670A
Authority
JP
Japan
Prior art keywords
substrate
insulating portion
covers
image sensor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007513178A
Other languages
English (en)
Inventor
ジャング トンビ
ジェイ ブルックス マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2007537670A publication Critical patent/JP2007537670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

カバーを形成するとともにマイクロエレクトロニクスイメージングユニットに取り付ける方法、マイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法、イメージセンサを保護するカバーを有するマイクロエレクトロニクスイメージャをここに開示する。一実施の形態において、方法は、複数のカバーを有する第１基板を設け、カバーは、第１基板の領域を具える窓及び窓から突出する絶縁部を有する。方法は、複数のマイクロエレクトロニクスダイを有する第２基板を設けることによって継続し、マイクロエレクトロニクスダイは、イメージセンサと、イメージセンサに電気的に結合した集積回路と、集積回路に電気的に結合した端子とを有する。方法は、窓を対応するイメージセンサに整列させるとともに、絶縁部が、端子の中心寄りかつイメージセンサの外側寄りの対応するダイにコンタクトするように、対応するダイにカバーを取り付ける。第１基板は、個別のカバーを切り離すように切断され、その後、第２基板は、個別のイメージングユニットを切り離すように切断される。

Description

本発明は、マイクロエレクトロニクス素子及びマイクロエレクトロニクス素子をパッケージングする方法に関する。本発明の複数の態様は、イメージセンサを保護するカバーと、可視光スペクトル又は他のスペクトルの放射に応答するマイクロエレクトロニクスイメージングユニットをウェファレベルでパッケージングする方法に関する。
マイクロエレクトロニクスイメージャは、デジタルカメラ、画像機能を有する無線装置及び他の多数のアプリケーションで用いられている。携帯電話及び情報形態端末（ＰＤＡ）は、例えば、画像を取得し及び送信するためにマイクロエレクトロニクスイメージャを組み入れる。マイクロエレクトロニクスイメージャの成長速度は、マイクロエレクトロニクスイメージャが更に小型化するとともに更に高い画素数を有する更に良好な画像を生成するに従って堅実に増大している。
マイクロエレクトロニクスイメージャは、電子結合素子（ＣＣＤ）システム、相補型金属酸化膜半導体（ＣＭＯＳ）システム又は他のシステムを用いるイメージセンサを有する。ＣＣＤイメージセンサは、デジタルカメラ及び他のアプリケーションで広く用いられている。また、ＣＭＯＳイメージセンサは、低製造コスト、高歩留まり及び小型サイズを有するために非常に人気が出てきている。ＣＭＯＳイメージセンサは、これらの利益を提供する。その理由は、半導体装置を製造するために開発された技術及び装置を用いてＣＭＯＳイメージセンサが製造されるからである。ＣＭＯＳイメージセンサ及びＣＣＤイメージセンサは、精密な素子を保護するとともに外部との電気的なコンタクトを提供するために「パッケージング」される。
図１は、従来のパッケージを有する従来のマイクロエレクトロニクスイメージャ１の線形断面図である。イメージャ１は、ダイ１０と、ダイ１０に取り付けられたインターポーザ基板２０と、インターポーザ基板２０に取り付けられたハウジング３０とを有する。ハウジング３０は、ダイ１０の周辺を包囲し、開口３２を有する。イメージャ１は、ダイ１０の上の透明カバー４０も有する。
ダイ１０は、イメージセンサ１２と、イメージセンサ１２に電気的に結合した複数のボンドパッド１２とを有する。インターポーザ基板２０を、典型的には絶縁治具とし、絶縁治具は、複数のボンドパッド２２と、複数のボールパッド２４と、ボンドパッド２２を対応するボールパッド２４に電気的に結合するトレース２６とを有する。ボールパッド２４は、イメージャ１をボード又は他の装置のモジュールに装着する表面に対してアレイ配置される。ダイ１０のボンドパッド１４は、ワイヤボンド２８によってインターポーザ基板２０上のボンドパッド２２に電気的に結合されて、ボンドパッド１４とボールパッド２４との間に電気的な通路を設ける。
図１に示すイメージャ１は光学ユニットも有し、光学ユニットは、ハウジング３０に取り付けられた支持体５０と、支持体５０に調整可能に取り付けられた胴体６０とを有する。支持体５０は、内側のねじ山を有することができ、胴体６０は、ねじ山５２に噛み合う外側のねじ山を有することができる。光学ユニットは、胴体６０に支持されたレンズ７０を有する。
従来のパッケージングされたマイクロエレクトロニクスイメージャの問題は、イメージャが比較的大きいフットプリントを有するとともに膨大な量の垂直方向のスペースを占有する（すなわち、高プロファイル）ことである。例えば、図１のイメージャ１のフットプリントは、ダイ１０の表面領域より著しく大きいインターポーザ基板２０の底部の表面領域となる。したがって、従来のパッケージングされたマイクロエレクトロニクスイメージャのフットプリントは、画像付携帯電話又はＰＤＡの設計及び取引可能性において制限要因となりうる。その理由は、携帯性を向上するためにこれらの装置が小型化されつつあるからである。したがって、更に小さいフットプリント及び更に低い垂直プロファイルを有するマイクロエレクトロニクスイメージャを提供する必要がある。
図１に示す従来のイメージャ１の更に別の問題は、水分及び／又は他の汚染物質がイメージャ１の性能を損ないうることである。例えば、ダイ１０は、ハウジング３０及びカバー４０がイメージセンサ１２の上に配置される前に切り離される(singulate)。したがって、ダイ１０の上のイメージセンサ１２は、切断工程中に発生した小さい粒子によって損傷されることがある。保護されていないイメージセンサは、他の処理工程中に粒子又は水分によって損傷されることもある。したがって、イメージャの組立及びパッケージング中にイメージセンサを保護する必要がある。
従来のマイクロエレクトロニクスイメージャの他の問題は、ダイをパッケージングするためのコストを減少するための駆動である。図１に示すハウジング３０は、形成及び装着に比較的高価なものとなる。その理由は、カバー４０を開口３２に適切に整列し及び装着する必要があるとともに、ハウジング３０をインターポーザ基板２０に配置し及び装着する必要があるからである。この処理には誤差が課され、一般的には時間を消費する。したがって、マイクロエレクトロニクスイメージャのパッケージングの効率、信頼性及び精度を増大することが非常に必要とされている。
Ａ．概観
以下の開示は、カバーを形成し及びカバーをマイクロエレクトロニクスイメージングユニットに取り付ける方法、マイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法、並びにイメージセンサを保護するカバーを有するマイクロエレクトロニクスイメージャの複数の例を記載する。本発明の複数の例は、パッケージング工程中に迅速にカバーをイメージングユニットに取り付けて、次の組立及びパッケージング手順中にイメージセンサを保護する。マイクロエレクトロニクスイメージングユニット用カバー及びそのようなカバーをマイクロエレクトロニクスイメージングセンサに取り付ける方法の複数の例は、イメージングユニットの組立コストを大幅に減少するとともに従来の装置よりも強固なマイクロエレクトロニクスイメージャを製造することが予測される。さらに、カバーを、ウェファレベルで形成し及び装着することができ、これによって、マイクロエレクトロニクスイメージャの製造効率が著しく増大することが予測される。その理由は、半導体装置を製造するために開発された非常に正確かつ効率的な肯定を用いて複数のイメージングユニットを同時にパッケージングできるからである。
本発明の一態様は、マイクロエレクトロニクスイメージングユニットで用いられる複数のカバーを形成するウェファレベルの工程に関する。そのような方法の一例は、放射に対して透過性がある第１基板及び第１基板にある複数のカバーを有するカバーワークピースを設ける。カバーは、第１基板の領域を具える窓と、窓から突出する絶縁部とを有する。方法は、複数のマイクロエレクトロニクスダイを有する第２基板を有するマイクロエレクトロニクスワークピースを更に設ける。ダイは、イメージセンサと、イメージセンサに電気的に結合した集積回路と、対応する集積回路に電気的に結合した複数の端子（例えば、ボンドパッド）とを有する。方法は、対応するイメージセンサが絶縁コンタクトに整列するとともに絶縁部が端子の中央寄りかつイメージセンサの外側寄りの対応するダイにコンタクトするように対応するダイを用いてカバーを組み立てることによって継続する。第１基板は、個別のカバーを切り離すように切断される。第１基板を切断した後、第２基板は、個別のイメージングユニットを切り離すように切断される。
本発明の他の態様は、パッケージングされ又はマイクロエレクトロニクスイメージングユニットのウェファレベルのパッケージングに用いられるマイクロエレクトロニクスイメージングユニットアッセンブリに関する。本発明によるマイクロエレクトロニクスイメージングユニットアッセンブリは、カバーワークピース及びマイクロ形態のワークピース(microfeature workpiece)を具える。カバーワークピースは、所望の放射に対して透過性があるとともに複数のカバーを有する第１基板を有する。個別のカバーは、窓と、窓から突出する絶縁部とを有する。マイクロ形態のワークピースは、複数のマイクロエレクトロニクスダイを有する第２基板を有する。個別のダイは、イメージセンサと、イメージセンサに電気的に結合した集積回路と、集積回路に電気的に結合した複数の端子（例えば、ボンドパッド）とを有する。第１及び第２基板を、（ａ）窓が対応するイメージセンサに整列し、（ｂ）個別のカバーの絶縁部が個別のイメージセンサと個別のイメージセンサに対応する端子との間に存在するように互いに結合し、絶縁部が端子を完全にカバーしないようにする。
本発明の複数例の詳細を、これらの例を十分に理解するためにＣＭＯＳイメージャを参照して以下説明するが、他の例をＣＣＤイメージャ又は他のタイプのイメージャとすることができる。マイクロエレクトロニクス装置にしばしば関連する周知の構造を説明する複数の詳細は、開示した例の説明を不必要に不明確にするのを回避するために以下では説明しない。さらに、以下の開示が本発明の種々の態様の複数の例を説明するが、本発明の他の複数の例は、ここで説明したのと異なる形態又は異なる構成要素を有することができる。したがって、本発明が他の素子を有し又は図２Ａ〜７を参照して以下に示し又は説明する複数の素子を有しない他の例を有することができることを理解すべきである。
Ｂ．マイクロエレクトロニクスイメージャで用いられるイメージングユニットの製造
図２Ａ〜３Ｃは、本発明の一実施の形態によるイメージングユニットで用いられるカバーを製造し及び取り付ける方法の段階を示す線形断面図である。図２Ａは、特に、第１の側２０４及び第１の側２０４とは逆の第２の側２０６を有する第１基板２０２を有するカバーワークピース２００の線形断面図である。第１基板２０２は、第１基板２０２において個別のカバーが構成される複数の個別の装置位置２１０を更に有する。装置位置２１０は、基板２０２上で所望のアレイで配置される。装置位置２１０の境界を、個別のカバーを互いに切り離すために第１基板２０２を切断することができるラインＡ−Ａに沿って切断することによって規定することができる。
第１基板２０２は、所望の放射スペクトルに対して透過性がある。例えば、イメージングダイがデジタルカメラで使用されるとき、第１基板２０２は、可視スペクトルの光に対して透過性がある。しかしながら、第１基板２０２は、イメージングダイの特定のアプリケーションに応じて紫外（ＵＶ）光、赤外放射（ＩＲ）及び／又は他の任意の適切なスペクトルに対して透過性とすることができる。第１基板２０２を、ガラス、水晶、プラスチック及び／又は他の適切な材料によって構成することができる。可視スペクトルのイメージング照射に関する実施の形態において、第１基板２０２は、ＵＶ，ＩＲ又は他の不所望なスペクトルの放射を濾波するフィルムを有することもできる。第１基板２０２は、例えば、ＩＲ若しくは近ＩＲスペクトルを濾波する材料で構成され、又はＩＲ若しくは近ＩＲスペクトルを濾波するコーティングを有することができ、第１基板２０２は反射防止コーティングを有することができる。
図２Ｂは、第１基板２０２に複数のカバー２２０を形成した後のカバーワークピース２００の線形断面図である。第１基板２０２は、典型的には、各装置位置２１０にカバー２２０を有する。カバー２２０を、半導体製造技術で用いられる効率的かつ高精度の工程を用いて互いに形成することができる。一実施の形態において、第１基板２０２の第１位置２０４上にレジストの層（図示せず）をパターニングするともに、第１基板２０２をエッチングして、絶縁部２２２と、絶縁部２２２巻に第１基板２０２の領域を具える複数の窓２２６とを形成することによって、カバー２２０を形成する。各装置位置２１０の窓２２６及び絶縁部２２２は、イメージセンサを包囲するように形成される。等方性エッチングを用いて第１基板２０２にカバー２２０を形成するが、他の実施の形態において、異方性エッチング及び／又は他の堆積技術を用いてカバー２２０を形成することができる。
図３Ａは、マイクロエレクトロニクスイメージングユニットのウェファレベルのパッケージングを行うために互いに整列したマイクロ形態のワークピース２３０及びカバーワークピース２００（図２Ｂ）を有するイメージングユニットアッセンブリ３００の一部を示す線形断面図である。マイクロ形態のワークピース２３０は、第２基板２３２を有し、第２基板２３２は、第１の側２３４と、第１の側２３４とは逆の第２の側２３６と、第２基板２３２に形成された複数のマイクロエレクトロニクスダイ２５０とを有する。ダイ２５０は、第２基板２３２上にアレイ配置され、第１基板２０２上のカバー２２０は、ダイ２５０配置に対応するアレイで配置される。個別のダイ２５０は、（線形的に示す）集積回路２５２と、集積回路２５２と作動的に結合したイメージセンサ２５４と、集積回路２５２に電気的に結合した複数の端子２５６（例えば、ボンドパッド）とを有することができる。イメージセンサ２５４を、画像又は可視スペクトルの他のイメージを取得するＣＭＯＳ又はＣＣＤイメージセンサとすることができる。他の実施の形態において、イメージセンサ２５４は、他のスペクトル（例えば、ＩＲ又はＵＶ範囲）の放射を検出することができる。
図３Ｂは、第１基板２０２を第２基板２３２に取り付けた後のイメージングユニットアッセンブリ３００の線形断面図である。第１基板２０２は、端子２５６の中央寄りかつイメージセンサ２５４の外側寄りにある個別のカバー２２０の絶縁部２２２を対応するダイ２５０に配置することによって、第２基板２３２に組み込むことができる。更に詳しくは、各絶縁部２３２は、端子２５６と端子２５６の少なくとも一部が露出するように特定のイメージセンサ２５４が作動的に結合した端子２５６との間の装着領域“Ｚ”で第２基板２３２にコンタクトすることができる。個別のカバー２２０の窓２２６を、対応するイメージセンサ２５４の上に配置して、各絶縁部２２２及び窓２２６が凹部２２４のイメージセンサ２５４を包囲するようにする。ウィンドウ２２６は、包囲されたセル２６０を形成するためにギャップＧによってイメージセンサ２５４から離間される。セル２６０を、イメージセンサ２５４とウィンドウ２５６との間で仮想的な空所となるように真空に封止された空間とすることができる。セル２６０を、特定の放射に対して適切な透過性がある希ガスを充填することもできる。絶縁部２２２の末端を、接着剤（例えば、ＳＵ−８又はベンゾシクロブテン）又はＳｉＯ２溶融接合のような半導体製造技術で知られているウェファレベルの接合工程を用いて第２基板２３２に取り付けることができる。
既に説明したようにして第１基板２０２を第２基板２３２に取り付けた後、個別のカバー２２０を切り離すとともに各ダイ２５０上の端子２５６を露出するために、基板２０２をラインＡ−Ａに沿って切断する。第１基板２０２は、下に存在する端子２５６又は第２基板２３２に接触することなく切断ブレードを用いてラインＡ−Ａに沿って切断される。第１基板２０２は一般に、まとめて配置されたブレード対２７０を用いて切断されるが、ラインＡ−Ａに沿って第１基板２０２を切断するために他の方法を用いることができる（例えば、レーザ）。
次に図３Ｃを参照すると、個別のマイクロエレクトロニクスイメージングユニット２８０を互いに切り離すために、第２基板２３２がラインＢ−Ｂに沿って切断される。その後、個別のマイクロエレクトロニクスイメージングユニット２８０は、図６及び７を参照して後に説明するように他のパッケージングステップを経ることができる。
図２Ａ〜３Ｃに関連して説明したマイクロエレクトロニクスイメージングユニットを製造する複数の実施の形態の利点は、第２基板２３２の切り離し又は次のパッケージング手順に進む前にイメージセンサ２５４が封止セル２６０内で保護されることである。例えば、カバー２２０は、第１又は第２基板２０２又は２３２を切断する間に個別のダイ２５０上のイメージセンサ２５４を流体又は粒子から保護する。単一の小さい粒子は、デジタルカメラや画像付携帯電話のようなハイエンドアプリケーションのイメージセンサ２５４を破壊することがある。しかしながら、個別のダイ２５０を切り離す前にウェファレベルでカバー２２０を取り付けることによって、個別のダイ２５０上のイメージセンサ２５４は、切り離し工程中に保護される。さらに、個別のダイ２５０上のイメージセンサ２５４は、ワイヤボンディング及び／又はカプセル化(encapsulation)のような次のパッケージング及び組立工程中にも保護される。
上記イメージングユニット２８０の製造工程の他の利点は、個別のダイ２５０の上のカバー２２０を支持する他のスペーサ又は支持部材を必要としないことである。絶縁部２２２は、個別のカバー２２０と一体の構成要素であり、ダイ２５０の対応するイメージセンサ２５４上に各カバー２２０を正確に配置するよう個別のダイ２５０に取り付けられる。これは有効な製造工程である。その理由は、ダイ２５０の上にスペーサ素子を構成し、そのようなスペーサに個別のカバー窓を装着し又は個別のハウジングをインターポーザ基板に装着する他のステップ又は工程を必要としないからである。さらに、カバー２２０の上の絶縁部２２２は、イメージセンサ２５４に対するカバー２２０の絶縁部距離を非常に正確に制御する。
図４Ａ及び４Ｂは、本発明の他の実施の形態によるマイクロエレクトロニクスイメージングユニットの製造方法の段階を示す。第１基板２０２は、先ず、図２Ａ，２Ｂを参照して示し及び説明したように処理される。図４Ａは、図３Ａに示すようなマイクロ形態のワークピース２３０との仮想的な整列において図２Ｂに示したカバーワークピース２００の線形断面図である。しかしながら、図３Ａ〜３Ｃで説明した工程と異なり、第１基板２０２は、カバー２２０をマイクロ形態のワークピース２３０に取り付ける前に個別のカバー２２０を切り離すよう切断される。したがって、第１基板２０２は、カバー２２０をイメージセンサ２５４に整列する前に個別のカバー２２０を切り離すようラインＣ−Ｃに沿って切断される。
次に図４Ｂを参照すると、個別のカバー２２０は、対応するイメージセンサ２５４に整列するとともに第２基板２３２に取り付けられる。窓２２６は、個別のダイ２５０上のイメージセンサ２５４の一つに対して所望の位置に個別に設けられる。個別のカバー２２０を対応するダイ２５０に取り付けた後、第２基板２３２は、図３Ｃに示すように複数のマイクロエレクトロニクスイメージングユニットを構成するようラインＤ−Ｄに沿って切断される。本実施の形態の利点は、カバー２２０を個別のダイ２５０に取り付ける前にノウン・グッド・ダイ２５０を決定するようテストできることである。したがって、良好なカバーの浪費を回避するためにカバー２２０をノウン・グッド・ダイ２５０のみに取り付けることができる。
図５は、本発明の他の実施の形態によるカバーワークピース５００を示す断面図である。カバーワークピース５００は、第１の側５０４及び第１の側５０４とは逆の第２の側５０６を有する第１基板５０２を有する。カバーワークピース５００は、個別のカバーが第１基板５０２上に構成される複数の個別の装置位置５１０も有する。装置位置５１０の境界を、個別のカバーを互いに切り離すよう第１基板５０２を切断することができるラインＥ−Ｅを切断することによって規定することができる。第１基板５０２は、少なくとも一般的に図２Ａを参照して説明した第１基板２０２と同様である。
第１基板５０２は、第１基板５０２の一方の側（例えば、第１の側５０４）上の複数の絶縁部５２２も有する。絶縁部５２２を第１基板５０２と同一材料で構成することができるが、絶縁部５２２は、一般に異なる材料で構成される。例えば、第１基板５０２を水晶とすることができ、絶縁部５２２をエポキシ又は他のポリマーとすることができる。絶縁部５２２は、マイクロ形態のワークピース２３０上のイメージセンサ２５４及び端子２５６（図３Ａ）のパターンに対応するパターンで個別の装置位置５１０で第１基板５０２から突出する。絶縁部５２２は、各装置位置５１０で凹部５２４を形成し、絶縁部５２２間の第１基板５０２の領域は窓５２６となる。
絶縁部５２２を、スクリーン印刷工程、３次元ステレオリソグラフィー又は他の配置技術を用いて第１基板５０２上に形成することができる。更に別の実施の形態において、材料を基板上に成形し又は予め形成された絶縁部を基板に取り付けることによって、絶縁部５２２が第１基板５０２上に形成される。複数の絶縁部５２２が第１基板５０２上に形成された後、カバーワークピース５００を、図３Ｂ又は４Ｂに示すように絶縁部５２２を第２基板２３２に取り付ける前後にラインＥ−Ｅに沿って切断することができる。
図２Ａ〜５及び関連の文脈は、マイクロエレクロトニクスイメージャで使用するカバー及びイメージングユニットの製造の複数の実施の形態を記載する。しかしながら、カバー及び／又はイメージングユニットを、他の方法を用いて形成することができ、これらが他の形態を有することができる。したがって、本発明は、これまで説明した特定の方法及び／又は構造に限定されるものではなく、カバー及びイメージングユニットを製造する他の方法も含む。
Ｃ．マイクロエレクトロニクスイメージャのパッケージング
図６及び７は、既に説明したようなカバーを有するイメージングユニットを用いるマイクロエレクトロニクスイメージャをパッケージングする方法の他の実施の形態を示す。以下の実施の形態が単一のマイクロエレクトロニクスイメージャのみのパッケージングを示すが、複数のイメージャをウェファレベルで同時にパッケージングできることは明らかである。
図６は、本発明によるパッケージングされたマイクロエレクトロニクスイメージャ６００の線形断面図である。図示した実施の形態のイメージャ６００は、図３Ｃに関連して説明したカバー２２０及びマイクロエレクトロニクスダイ６５０を有するイメージングユニット６８０を具える。図３Ｃ及び６において、同様な参照番号は同様な構成要素を表す。ダイ６５０は、前面６１０及び後面６１１を有する。ダイ６５０は、（線形的に示す）集積回路６５２と、集積回路６５２に動作的に結合したイメージセンサ６５４と、集積回路６５２と電気的に結合した端子６５６（例えば、ボンドパッド）のアレイとを更に有する。
ダイ６５０が複数の導電相互接続部６５７を有し、各導電相互接続部６５７が、対応する端子６５６に電気的に結合した第１部分と、ダイ６５０の第２の側６１１の上の対応するボールパッド６５８に電気的に結合した第２部分とを有するという点で、ダイ６５０は、図３Ｃに示すダイ２５０と異なる。図６に示す実施の形態において、相互接続部６５７は、ダイ６５０を通じて第１の側６５０から第２の側６１１まで完全に延在するウェファを通過する相互接続部となる。また、他のダイは、ウェファを通過するタイプの相互接続部６５７を有しなくてもよい。相互接続部６５７を、参照することによってここに組み込む２００３年１１月１３日に出願された発明の名称”Microelectronic Devices, Methods for Forming Vias in Microelectronic Devices, and Methods for Packing Microelectronic Devices”の米国特許出願番号第１０／７１３，８７８号（Perkins Coieの整理番号１０８２９８７４２ＵＳ）に開示されたプロセスに従って形成することができる。相互接続部６５７を、ダイ６５０を切り離す（図３Ｃ）前後にダイ６５０に形成することができる。ボールパッド６５８は、ダイ６５０の第２の側６１１に形成され、（図示しない）はんだボール又は他の導電素子を受け入れるように構成される。他の実施の形態において、イメージャ６００は、ボールパッド６５８及び／又ははんだボールを有しなくてもよい。
図６に示す実施の形態の他の態様において、イメージャ６００は、カバー２２０に取り付けられるとともにイメージセンサ６５４に整列した光学ユニット６９０を更に有することができる。光学ユニット６９０は、少なくとも所望のスペクトルの放射をイメージセンサ６５４に送出するプレート６９２及びプレート６９２上の光学部材６９４を有することができる。光学部材６９４を、光を収束するレンズ、高次の屈折を減少するピンホール及び／又は他の機能を実行する光学構造とすることができる。
プレート６９２及び光学部材６９４は、イメージセンサ６５４に対して光学部材６９４を所望の位置に正確に配置する支持部材６９６によって支持される。対応するインターフェース形態を有する適切な指示部材６９６は、参照することによってここに組み込む２００３年１１月２６日に出願された発明の名称”Packaged Microelectronic Imagers, Methods of Packaging Microelectronic Imager”の米国特許出願番号第１０／７２３，３６３号（Perkins Coieの整理番号１０８２９８７４６ＵＳ）に開示されている。プレート６９２は、図６に示す実施の形態において支持部材６９６に取り付けられるが、光学ユニット６９０の他の実施の形態は、光学部材６９４を直接指示部材６９６に取り付けるようなプレートを有しなくてもよい。
図６に示すイメージャ６００の利点は、イメージャ６００を図１の従来のイメージャに比べて著しく小さくできることである。ダイが個別のインターポーザ基板に装着されないので、イメージャ６００のフットプリントをダイ６５０のサイズまで小さくすることができる。これは可能である。その理由は、相互接続部６５７がダイ６５０の第１の側６１０の上のワイヤボンドを用いる代わりにダイ６５０の第２の側６１１の上のボールパッド６５８のアレイに対する電気的な接続を提供するからである。イメージャ６００の高さは、従来のイメージャの高さより低くなる。その理由は、イメージャ６００がインターポーザ基板を用いることなくモジュール又はボードに直接装着することができるからである。したがって、イメージャは、従来のマイクロエレクトロニクスイメージャより小さいフットプリント及び低いプロファイルを有することが予測され、このことは、スペースが制約される画像付携帯電話、ＰＤＡ又は他のアプリケーションに特に有利である。
図６に示すイメージャ６００の他の利点は、イメージャ６００をダイ６５０の背面６１１から検査できる点である。テストプローブは、イメージャ６００を検査するためにダイ６５０の背面６１１にコンタクトすることができる。その理由は、ウェファを通過する相互接続部６５７が背面への電気的なコンタクト（例えば、ボールパッド６５８）を提供するからである。したがって、テストプローブは、ダイ６５０の背面６１１のコンタクト部に合わさるので、テストプローブは、イメージセンサ６５４、光学ユニット６９０又はダイ６５０の前面上の関連の回路を損傷しない。さらに、テストプローブは背面検査中にイメージセンサ６５４をふさがないので、テストプローブは、イメージングダイを前面から検査するプロセスに比べてイメージャを簡単に検査することができる。さらに、イメージセンサ６５４及び／又は光学ユニット６９０が検査中に損傷されない環境においてマイクロエレクトロニクスイメージャ６００を検査するのに有利である。
図７は、本発明の他の実施の形態によるパッケージングされたマイクロエレクトロニクスイメージャ７００の線形断面図である。図示した実施の形態のイメージャ７００は、図３Ｃに関連して説明したイメージングユニット２８０と、図６に関連して説明した光学ユニット６９０と、インターポーザ基板７０２とを有することができる。したがって、図３Ｃ，６及び７において、同様な参照番号は同様な構成要素を表す。インターポーザ基板７０２は、複数のコンタクト部７６６を有する第１の側７０４と、複数のパッド７６８を有する第２の側７０６とを有する。インターポーザ基板７０２は、個別のコンタクト部７６６を対応するパッド７６８に電気的に結合する複数のトレース７６７を更に有する。コンタクト部７６６を、ダイ２５０上の対応する端子２５６に取り付けるためにアレイ配置することができ、パッド７６８を、複数の電気的な結合器（例えば、はんだボール）に取り付けるためにアレイ配置することができる。
イメージングユニット２８０を、接着フィルム、エポキシ又は他の適切な材料によってインターポーザ基板７０２に取り付けることができる。イメージングユニット２８０をインターポーザ基板７０２に取り付けた後、ダイ２５０をインターポーザ基板７０２に電気的に結合するために複数のワイヤボンド７２２を形成する。イメージャ７００は、カバー２２０に取り付けられるとともにイメージセンサ２５４に整列した光学ユニット６９０を更に有することができる。
これまで説明したように、本発明の特定の実施の形態を、説明のために記載したが、本発明の範囲を逸脱することなく種々の変形を行うことができる。例えば、マイクロエレクトロニクスイメージングユニット及びマイクロエレクトロニクスイメージャは、図２Ａ〜７を参照して説明した形態の任意の組合せを有することができる。したがって、本発明は、添付した請求の範囲によって制約されるものではない。
従来技術によるパッケージングされたマイクロエレクトロニクスイメージャの線形断面図である。 本発明の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングするのに用いられるカバーを製造する方法における順次の段階を示す線形断面図である。 本発明の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングする方法における種々の段階を示す線形断面図である。 本発明の他の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングする方法における種々の段階を示す線形断面図である。 本発明の他の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングする方法の段階を示す線形断面図である。 本発明の実施の形態によるパッケージングされたマイクロエレクトロニクスイメージャの断面図である。 本発明の他の実施の形態によるパッケージングされたマイクロエレクトロニクスイメージャの断面図である。

Claims (80)

  1. 放射に対する透過性があるとともに複数のカバーを有する第１基板を含むカバーワークピースを設け、前記カバーが、前記第１基板の領域を具える窓及び前記窓から突出する絶縁部を有し、
    複数のマイクロエレクトロニクスダイを有する第２基板を含むマイクロ形態のワークピースを設け、前記ダイが、イメージセンサと、対応するイメージセンサに電気的に結合した集積回路と、対応する集積回路に電気的に結合した端子とを有し、
    前記窓を対応するイメージセンサに整列するとともに、前記絶縁部が、前記端子の中央寄りかつ前記イメージセンサの外側寄りの対応するコンタクトするように、前記カバーを前記対応するダイに組み込むことを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
  2. 前記カバーを前記対応するダイに組み込んだ後及び個別のダイに切り離すよう前記第２の基板を切断する前に、個別のカバーを切り離すよう前記第１基板を切断することを特徴とする請求項１記載の製造方法。
  3. 前記カバーを前記対応するダイに組み入れる前に、前記カバーを切り離すよう前記第１基板を切断し、
    個別のカバーを前記対応するダイに取り付け、
    取り付けたカバーを有する個別のダイを切り離すよう前記第２基板を切断することを特徴とする請求項１記載の製造方法。
  4. 前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項４記載の製造方法。
  5. 前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
  6. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項１記載の製造方法。
  7. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項１記載の製造方法。
  8. 前記複数のカバーを設ける際に、前記第１基板上で材料をスクリーン印刷することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
  9. 前記複数のカバーを設ける際に、前記第１基板上で材料を成形することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
  10. 前記複数のカバーを設ける際に、３次元ステレオリソグラフィーを用いて前記第１基板上に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
  11. 前記複数のカバーを設ける際に、前記窓及び前記絶縁部が装置パターンで配置されるように前記第１基板に前記窓及び前記絶縁部を形成し、
    前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記イメージセンサを、前記第２基板上にダイパターンで配置し、前記装置パターンが、一般に前記大パターンに対応することを特徴とする請求項１記載の製造方法。
  12. 前記複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
    前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項１記載の製造方法。
  13. 前記第１基板を設ける際に、可視スペクトルの光に対して透過性のあるウェファを設けることを特徴とする請求項１記載の製造方法。
  14. 前記第１基板を設ける際に、水晶ウェファを設けることを特徴とする請求項１記載の製造方法。
  15. 光学部材を有する複数の光学ユニットを設け、
    取り付けられたカバーを有するダイを切り離す前後に前記光学素子を前記対応するダイに組み込み、前記光学ユニットの光学部材を、対応するダイのイメージセンサに対して所望の位置に配置することを特徴とする請求項１記載の製造方法。
  16. 放射に対する透過性があるとともに複数のカバーを有する第１基板を含むカバーワークピースを設け、前記カバーが、前記第１基板の領域を具える窓及び前記窓から突出する絶縁部を有し、
    複数のマイクロエレクトロニクスダイを有する第２基板を含むマイクロ形態のワークピースを設け、前記ダイが、イメージセンサと、対応するイメージセンサに電気的に結合した集積回路と、対応する集積回路に電気的に結合した端子とを有し、
    前記窓を前記対応するイメージセンサに整列するとともに、前記対応する端子の中央寄りかつ前記対応するイメージセンサの外側寄りの位置で前記絶縁部を前記ダイに取り付けることによって、前記カバーワークピースを前記マイクロ形態のワークピースに取り付け、
    個別のカバーを切り離すとともに前記ダイ上の前記端子の少なくとも一部を露出するよう前記第１基板を切断し、
    個別のダイを切り離すよう前記第２基板を切断することを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
  17. 前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
  18. 前記複数のカバーを形成する際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
  19. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項１６記載の製造方法。
  20. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項１６記載の製造方法。
  21. 前記複数のカバーを設ける際に、前記第１基板上で材料をスクリーン印刷することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
  22. 前記複数のカバーを設ける際に、前記第１基板上で材料を成形することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
  23. 前記複数のカバーを設ける際に、３次元ステレオリソグラフィーを用いて前記第１基板上に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
  24. 前記複数のカバーを設ける際に、前記窓及び前記絶縁部が装置パターンで配置されるように前記第１基板に前記窓及び前記絶縁部を形成し、
    前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記イメージセンサを、前記第２基板上にダイパターンで配置し、前記装置パターンが、一般に前記ダイパターンに対応することを特徴とする請求項１６記載の製造方法。
  25. 前記複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
    前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項１６記載の製造方法。
  26. 前記第１基板を設ける際に、可視スペクトルの光に対して透過性のあるウェファを設けることを特徴とする請求項１６記載の製造方法。
  27. 前記第１基板を設ける際に、水晶ウェファを設けることを特徴とする請求項１６記載の製造方法。
  28. 第１基板を用いて複数のカバーを形成し、個別のカバーが、窓と、前記窓から突出する絶縁部と、前記絶縁部内の凹部とを有し、
    前記複数のマイクロエレクトロニクスダイを有する第２基板を含むマイクロ形態のワークピースを設け、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記集積回路に電気的に結合した端子とを有し、
    前記個別のカバーを互いに切り離すよう前記第１基板を切断し、
    前記窓を前記対応するイメージセンサに整列するとともに、前記絶縁部が前記端子の少なくとも一部をカバーしないように前記端子と前記イメージセンサとの間の位置で前記絶縁部を前記ダイに取り付けることによって、前記個別のカバーを前記対応するダイに取り付け、
    前記個別のダイを互いに切り離すよう前記第２基板を切断することを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
  29. 前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項２８記載の製造方法。
  30. 前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項２８記載の製造方法。
  31. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項２８記載の製造方法。
  32. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項２８記載の製造方法。
  33. 前記複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
    前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項２８記載の製造方法。
  34. 放射に対して透過性がある第１基板を用いて複数のカバーを形成し、
    第２基板を用いて複数のマイクロエレクトロニクスダイを形成し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記集積回路に電気的に結合した端子とを有し、
    前記窓を前記第２基板上の対応するイメージセンサに離間した関係で整列するとともに、前記絶縁部が前記イメージセンサと前記対応する端子との間の対応するダイにコンタクトするように、前記第１基板を前記第２基板に組み込むことを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
  35. 前記個別のカバーを切り離すとともに前記対応する端子の少なくとも一部を露出するように前記第１基板を切断し、
    取り付けられたカバーを有する個別のダイを切り離すように前記第２基板を切断することを特徴とする請求項３４記載の製造方法。
  36. 前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項３４記載の製造方法。
  37. 前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項３４記載の製造方法。
  38. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項３４記載の製造方法。
  39. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項３４記載の製造方法。
  40. 前記複数のカバーを設ける際に、一般的に装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
    前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項３４記載の製造方法。
  41. 予め製造された複数のカバーを第１基板上に設け、前記カバーが、窓と、前記窓から突出する絶縁部と、前記窓及び絶縁部によって規定されたキャビティとを有し、
    前面及び背面を有する第２基板によって支持された複数のマイクロエレクトロニクスダイを設け、個別のダイが、前記前面のイメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記前面にあるとともに前記イメージセンサに作動的に結合した複数の端子と、前記イメージセンサと前記端子との間の装着ゾーンとを有し、
    複数のカバーを対応する複数のイメージングダイに組み込んで、前記絶縁部が対応するイメージングダイの装着ゾーンに存在するとともに前記端子の少なくとも一部が露出されるようにすることを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
  42. 前記カバーを前記対応するダイに組み込んだ後に前記個別のカバーを切り離すよう前記第１基板を切断し、
    前記第１基板を切断した後に前記個別のダイを切り離すよう前記第２基板を切断することを特徴とする請求項４１記載の製造方法。
  43. 前記カバーを前記対応するダイに組み込む前に前記個別のカバーを切り離すよう前記第１基板を切断し、
    切り離されたカバーを前記対応するダイに組み込んだ後に前記個別のカバーを切り離すよう前記第２基板を切断することを特徴とする請求項４１記載の製造方法。
  44. 予め製造された複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項４１記載の製造方法。
  45. 前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項４１記載の製造方法。
  46. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項４１記載の製造方法。
  47. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項４１記載の製造方法。
  48. 前記予め製造された複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板でキャビティにエッチングし、
    前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項４１記載の製造方法。
  49. 予め製造された複数のカバーを第１基板上に設け、前記カバーが、窓と、前記窓から突出する絶縁部と、前記窓及び絶縁部によって規定されたキャビティとを有し、
    前面及び背面を有する第２基板によって支持された複数のマイクロエレクトロニクスイメージングダイを設け、個別のダイが、前記前面のイメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記前面にあるとともに前記イメージセンサに作動的に結合した複数の端子と、前記イメージセンサと前記端子との間の装着ゾーンとを有し、
    複数のカバーを対応する複数のイメージングダイに少なくともほぼ同時に組み込んで、前記絶縁部が対応するイメージングダイの装着ゾーンに存在するようにすることを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
  50. 予め製造された複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項４９記載の製造方法。
  51. 前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項４９記載の製造方法。
  52. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項４９記載の製造方法。
  53. 前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項４９記載の製造方法。
  54. 前記予め製造された複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板でキャビティにエッチングし、
    前記複数のマイクロエレクトロニクスダイを設ける際に、前記第２基板の前面上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項４９記載の製造方法。
  55. 前記複数のカバーを、対応する複数のイメージングダイに設ける際に、前記第１基板を、ウェファ間関係で前記第２基板に組み込むことを特徴とする請求項４９記載の製造方法。
  56. 複数のカバーを有する第１基板を有し、前記第１基板が、放射に対して透過性があり、個別のカバーが、窓及び前記窓から突出する絶縁部を有する、カバーワークピースと、
    複数のマイクロ形態のダイを有する第２基板を有し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記集積回路に電気的に結合した複数の端子とを有し、前記窓が対応するイメージングセンサに整列されるとともに前記絶縁部が対応するイメージセンサの外側寄りかつ対応する端子の内側寄りのダイにコンタクトするように、前記第１及び第２基板を互いに結合して、前記絶縁部が前記端末を完全にカバーしないようにした、マイクロ形態のワークピースとを具えることを特徴とするマイクロエレクトロニクスイメージングユニットアッセンブリ。
  57. 前記窓が、離間した関係で前記イメージセンサの上に存在し、前記窓と前記対応するイメージングセンサとの間のスペースが、包囲された空所セルを規定することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  58. 前記窓が、離間した関係で前記イメージセンサの上に存在し、前記窓と前記対応するイメージングセンサとの間のスペースが、前記窓と前記イメージセンサとの間で仮想的に空になるように真空にした包囲された空所セルを規定することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  59. 前記窓が、離間した関係で前記イメージセンサの上に存在し、前記窓と前記対応するイメージングセンサとの間のスペースが、所望の透過性を有する希ガスを充填した包囲された空所セルを規定することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  60. 前記第１基板が、装置パターンの複数の別個の装置位置を有し、各装置位置にカバーが形成され、
    前記ダイが、前記第２基板上にダイパターンで配置され、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  61. 前記カバーを、各々が前記絶縁部を形成するために前記第１基板をエッチングした凹部を有する個別の素子としたことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  62. 前記カバーを、前記第１基板に材料を堆積することによって形成された絶縁部を有する個別の素子としたことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  63. 前記第１基板が、可視スペクトルの光に対して透過性をもつウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  64. 前記第１基板が、可視スペクトルの光に対して透過性をもつウェファを具え、
    前記カバーを、それぞれが前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  65. 前記第１基板が水晶ウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  66. 前記第１基板が水晶ウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  67. 光学部材を有する複数の光学ユニットを有する光学ユニットアッセンブリを更に具え、個別の光学部材が前記対応するイメージセンサに対して所望の位置に存在するように、個別の光学ユニットを、対応するカバーに取り付けたことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
  68. 放射に対する透過性があり、装置パターンで配置された複数の個別の装置位置を有し、各装置位置にカバーを有し、個別のカバーが窓及び前記窓から突出する絶縁部を有する第１基板と、
    一般的に前記装置パターンに対応するダイパターンで配置された複数のマイクロエレクトロニクスダイを有し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合された集積回路と、前記集積回路に電気的に結合された複数のボンドパッドとを有し、前記窓が、離間した関係で対応するイメージセンサの上に存在するとともに、前記絶縁部が、対応するイメージセンサの外側寄りかつ対応するボンドパッドの内側寄りのダイにコンタクトするように、前記第１基板を前記第２基板に組み込んで、前記絶縁部が前記ボンドパッドを完全にカバーしないようにした第２基板とを具えることを特徴とするマイクロエレクトロニクスイメージングユニットアッセンブリ。
  69. 前記窓と対応するイメージセンサとの間のスペースが、包囲された空セルを規定することを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  70. 前記カバーを、各々が絶縁部を形成するために前記第１基板にエッチングした凹部を有する個別の素子としたことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  71. 前記カバーを、各々が前記第１基板に材料を堆積することによって形成された絶縁部を有する個別の素子としたことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  72. 前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  73. 前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  74. 前記第１基板が水晶ウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  75. 前記第１基板が水晶ウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  76. 複数のカバーを有する第１基板を有し、前記第１基板が、放射に対して透過性があり、個別のカバーが、窓及び前記窓から突出する絶縁部を有する、カバーワークピースと、
    複数のマイクロ形態のダイを有する第２基板を有し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記イメージセンサに電気的に結合した複数の端子と、前記イメージセンサと前記端子との間の装着ゾーンとを有し、前記窓が対応するイメージングセンサに整列されるとともに前記絶縁部が前記装着ゾーンのダイにコンタクトするように、前記第１及び第２基板を互いに結合した、マイクロ形態のワークピースとを具えることを特徴とするマイクロエレクトロニクスイメージングユニットアッセンブリ。
  77. 前記カバーを、各々が絶縁部を形成するために前記第１基板にエッチングした凹部を有する個別の素子としたことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  78. 前記カバーを、各々が前記第１基板に材料を堆積することによって形成された絶縁部を有する個別の素子としたことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  79. 前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
  80. 前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
    前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
JP2007513178A 2004-05-13 2005-04-27 マイクロエレクトロニクスイメージャ用カバー及びマイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法 Pending JP2007537670A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/845,304 US8092734B2 (en) 2004-05-13 2004-05-13 Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
PCT/US2005/014632 WO2005114750A1 (en) 2004-05-13 2005-04-27 Covers for microelectronic imagers and methods for wafer-level packaging of microelectronic imagers

Publications (1)

Publication Number Publication Date
JP2007537670A true JP2007537670A (ja) 2007-12-20

Family

ID=34967912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007513178A Pending JP2007537670A (ja) 2004-05-13 2005-04-27 マイクロエレクトロニクスイメージャ用カバー及びマイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法

Country Status (7)

Country Link
US (1) US8092734B2 (ja)
EP (1) EP1747591B1 (ja)
JP (1) JP2007537670A (ja)
KR (1) KR100846962B1 (ja)
CN (1) CN1985379B (ja)
TW (1) TWI264118B (ja)
WO (1) WO2005114750A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153874A (ja) * 2008-12-24 2010-07-08 Flextronics Ap Llc イメージセンサパッケージのガラス取付けのための技術
JP2017525938A (ja) * 2015-01-15 2017-09-07 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 撮像検出器モジュールアセンブリ

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CU23002A1 (es) * 2000-12-01 2004-11-18 Ct Ingenieria Genetica Biotech Método de obtención de agregados antigénicos y su uso en formulaciones
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US20050275750A1 (en) 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
TWI333249B (en) * 2004-08-24 2010-11-11 Himax Tech Inc Sensor package
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
DE102005038698A1 (de) * 2005-07-08 2007-01-18 Tridonic Optoelectronics Gmbh Optoelektronische Bauelemente mit Haftvermittler
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
TWI285417B (en) * 2005-10-17 2007-08-11 Taiwan Electronic Packaging Co Image chip package structure and packaging method thereof
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
WO2008087485A2 (en) * 2006-09-14 2008-07-24 Tessera Technologies Hungary Kft. Imaging system with relaxed assembly tolerances and associated methods
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US8143719B2 (en) * 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
US8093092B2 (en) * 2007-06-08 2012-01-10 Flextronics Ap, Llc Techniques for glass attachment in an image sensor package
US7993977B2 (en) * 2007-07-02 2011-08-09 Micron Technology, Inc. Method of forming molded standoff structures on integrated circuit devices
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US20090032925A1 (en) * 2007-07-31 2009-02-05 England Luke G Packaging with a connection structure
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
EP2195856A2 (en) * 2007-10-01 2010-06-16 Suinno Oy Thermodynamically shielded solar cell
JP2009088407A (ja) * 2007-10-02 2009-04-23 Panasonic Corp 固体撮像装置およびその製造方法
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US20110181797A1 (en) * 2008-09-01 2011-07-28 Lensvector Inc. Wafer-level fabrication of liquid crystal optoelectronic devices
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
JP2011146486A (ja) * 2010-01-13 2011-07-28 Panasonic Corp 光学デバイスおよびその製造方法ならびに電子機器
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
CN102339837B (zh) * 2010-07-20 2015-11-25 因厄费博斯由勒有限责任公司 背面照度影像感测器的封装制作工艺
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same
US8980676B2 (en) 2012-06-25 2015-03-17 Raytheon Company Fabrication of window cavity cap structures in wafer level packaging
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9352956B2 (en) * 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
TWI564975B (zh) * 2014-04-09 2017-01-01 精材科技股份有限公司 晶片封裝體及其製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9691811B1 (en) 2016-06-02 2017-06-27 Semiconductor Components Industries, Llc Image sensor chip scale packages and related methods
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11476376B2 (en) * 2018-03-28 2022-10-18 National Technology & Engineering Solutions Of Sandia, Llc Photovoltaic array for a power-by-light system
CN110364540A (zh) * 2018-04-09 2019-10-22 宁波舜宇光电信息有限公司 感光组件、摄像模组及其制作方法
WO2019196584A1 (zh) * 2018-04-09 2019-10-17 宁波舜宇光电信息有限公司 感光组件、摄像模组及其制作方法
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
CN116206986B (zh) * 2022-12-15 2024-01-30 湖南越摩先进半导体有限公司 芯片封装方法及封装结构

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1160831B (de) * 1962-04-21 1964-01-09 Knapsack Ag Verfahren und Vorrichtung zur Herstellung von Titannitrid
US3448354A (en) * 1967-01-20 1969-06-03 Rca Corp Semiconductor device having increased resistance to second breakdown
GB1120075A (en) * 1967-06-26 1968-07-17 Shell Int Research Device and process for cooling an extruded tubular thermoplastic film
US3835209A (en) * 1971-11-09 1974-09-10 Owens Illinois Inc Process of extruding a foamed extrudate and controlling the thickness thereof
JPS5218069B2 (ja) * 1972-08-09 1977-05-19
US4115048A (en) * 1976-12-27 1978-09-19 Union Carbide Corporation Apparatus for internally cooling a plastic tubular film bubble
JPS5478693A (en) * 1977-12-05 1979-06-22 Matsushima Kogyo Co Ltd Crystal vibrator
US4209475A (en) * 1978-10-20 1980-06-24 Mobil Oil Corporation Method and apparatus for effecting uniform film thickness
US4534100A (en) * 1982-06-28 1985-08-13 The United States Of America As Represented By The Secretary Of The Air Force Electrical method of making conductive paths in silicon
JPS59101882A (ja) 1982-12-03 1984-06-12 Nec Corp 光半導体装置
JPS59191388A (ja) 1983-04-14 1984-10-30 Victor Co Of Japan Ltd 半導体装置
DE8816700U1 (de) * 1988-06-16 1990-04-12 Reifenhäuser GmbH & Co Maschinenfabrik, 5210 Troisdorf Vorrichtung zum Blasen von Schlauchfolien, insbesondere von mehrschichtigen Schlauchfolien
MY104152A (en) * 1988-08-12 1994-02-28 Mitsui Chemicals Inc Processes for producing semiconductor devices.
DE3837063C1 (ja) 1988-10-31 1990-03-29 Reimar Dr. 8000 Muenchen De Lenz
US4906314A (en) * 1988-12-30 1990-03-06 Micron Technology, Inc. Process for simultaneously applying precut swatches of precured polyimide film to each semiconductor die on a wafer
ES2044601T5 (es) * 1989-06-21 2002-01-16 Stefan Konermann Procedimiento y dispositivo para la fabricacion de lamina soplada.
US4941225A (en) * 1989-11-13 1990-07-17 Liao Su Land Automatic chalk-powder collecting device for blackboard eraser
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5352393A (en) * 1990-03-21 1994-10-04 Joseph Daniel R Method of and apparatus for gaging and controlling circumference of extrusion-blown film
US5130783A (en) * 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
US5562926A (en) * 1991-05-10 1996-10-08 Karl; Veit-Holger Film-blowing plant for manufacturing plastic films
US5310329A (en) * 1992-02-05 1994-05-10 Cree Robert E Air shroud device for a blown film extrusion line
DE9202272U1 (de) * 1992-02-21 1992-04-23 Reifenhäuser GmbH & Co Maschinenfabrik, 5210 Troisdorf An einen Blaskopf anschließbare Vorrichtung zur Einführung von Blasluft in die Folienblase beim Blasen von Schlauchfolien
JPH05251717A (ja) * 1992-03-04 1993-09-28 Hitachi Ltd 半導体パッケージおよび半導体モジュール
US5519205A (en) 1992-09-30 1996-05-21 Lsi Logic Corporation Color electronic camera including photosensor array having binary diffractive lens elements
JP2833941B2 (ja) 1992-10-09 1998-12-09 三菱電機株式会社 固体撮像装置とその製造方法
JP3161142B2 (ja) 1993-03-26 2001-04-25 ソニー株式会社 半導体装置
GB2276976B (en) * 1993-04-07 1996-10-23 British Aerospace Method of manufacturing a motion sensor
JP2950714B2 (ja) * 1993-09-28 1999-09-20 シャープ株式会社 固体撮像装置およびその製造方法
US5435887A (en) * 1993-11-03 1995-07-25 Massachusetts Institute Of Technology Methods for the fabrication of microstructure arrays
US5468134A (en) * 1993-12-01 1995-11-21 Cree; Robert E. Cooling and thickness control for extruded products
JP3253439B2 (ja) * 1993-12-24 2002-02-04 シャープ株式会社 液晶表示素子の製造方法
US5536455A (en) 1994-01-03 1996-07-16 Omron Corporation Method of manufacturing lens array
KR0147401B1 (ko) * 1994-02-23 1998-08-01 구본준 고체촬상소자 및 그 제조방법
JPH07263607A (ja) 1994-03-17 1995-10-13 Sumitomo Kinzoku Ceramics:Kk Ｊリード付半導体パッケージとリードフレームの曲げ方法
US5891383A (en) * 1994-06-03 1999-04-06 Joseph; Daniel R. Method and apparatus for cooling extruded film tubes
JP2872051B2 (ja) * 1994-10-04 1999-03-17 カーネル技研株式会社 水中眼鏡
JP2871500B2 (ja) * 1994-12-28 1999-03-17 竹本油脂株式会社 光学的立体造形用樹脂及び光学的立体造形用樹脂組成物
US5605783A (en) * 1995-01-06 1997-02-25 Eastman Kodak Company Pattern transfer techniques for fabrication of lenslet arrays for solid state imagers
US5861654A (en) * 1995-11-28 1999-01-19 Eastman Kodak Company Image sensor assembly
US5693967A (en) * 1995-08-10 1997-12-02 Lg Semicon Co., Ltd. Charge coupled device with microlens
JP3263705B2 (ja) * 1995-09-21 2002-03-11 三菱電機株式会社 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
JPH09186286A (ja) * 1996-01-05 1997-07-15 Matsushita Electron Corp リードフレーム及び半導体チップの実装方法
GB2310952B (en) * 1996-03-05 1998-08-19 Mitsubishi Electric Corp Infrared detector
US6795120B2 (en) * 1996-05-17 2004-09-21 Sony Corporation Solid-state imaging apparatus and camera using the same
NL1003315C2 (nl) * 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
US5857963A (en) * 1996-07-17 1999-01-12 Welch Allyn, Inc. Tab imager assembly for use in an endoscope
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
US6190152B1 (en) * 1996-08-26 2001-02-20 Addex, Inc. Regular division of molten extrusion flow
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US5804221A (en) * 1996-09-05 1998-09-08 Macro Engineering & Technology Inc. Air ring for cooling blown plastic film
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US5821532A (en) 1997-06-16 1998-10-13 Eastman Kodak Company Imager package substrate
US5811799A (en) * 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
JPH1168074A (ja) * 1997-08-13 1999-03-09 Sony Corp 固体撮像素子
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JPH11132857A (ja) * 1997-10-28 1999-05-21 Matsushita Electric Works Ltd 赤外線検出器
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JPH11326603A (ja) * 1998-05-19 1999-11-26 Seiko Epson Corp マイクロレンズアレイ及びその製造方法並びに表示装置
SG87034A1 (en) * 1998-06-04 2002-03-19 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
US6428650B1 (en) * 1998-06-23 2002-08-06 Amerasia International Technology, Inc. Cover for an optical device and method for making same
US6080291A (en) * 1998-07-10 2000-06-27 Semitool, Inc. Apparatus for electrochemically processing a workpiece including an electrical contact assembly having a seal member
US6558986B1 (en) 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
IL126165A0 (en) 1998-09-10 1999-05-09 Scitex Corp Ltd Apparatus for the orthogonal movement of a ccd sensor
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
JP2001077496A (ja) 1999-09-06 2001-03-23 Ngk Insulators Ltd プリント回路用基板材とその製造方法
DE19952363A1 (de) 1999-10-30 2001-05-03 Bosch Gmbh Robert Optoelektronischer Empfänger
US6266197B1 (en) * 1999-12-08 2001-07-24 Amkor Technology, Inc. Molded window array for image sensor packages
US6483101B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
JP3736607B2 (ja) 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6351027B1 (en) * 2000-02-29 2002-02-26 Agilent Technologies, Inc. Chip-mounted enclosure
US6285064B1 (en) * 2000-03-28 2001-09-04 Omnivision Technologies, Inc. Chip scale packaging technique for optical image sensing integrated circuits
US6441481B1 (en) 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6433411B1 (en) 2000-05-22 2002-08-13 Agere Systems Guardian Corp. Packaging micromechanical devices
WO2001091193A2 (en) * 2000-05-23 2001-11-29 Atmel Corporation Integrated ic chip package for electronic image sensor die
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US6503780B1 (en) * 2000-07-05 2003-01-07 Amkor Technology, Inc. Wafer scale image sensor package fabrication method
US6407381B1 (en) * 2000-07-05 2002-06-18 Amkor Technology, Inc. Wafer scale image sensor package
JP3725012B2 (ja) 2000-08-17 2005-12-07 シャープ株式会社 レンズ一体型固体撮像装置の製造方法
US7304684B2 (en) * 2000-11-14 2007-12-04 Kabushiki Kaisha Toshiba Image pickup apparatus, method of making, and electric apparatus having image pickup apparatus
US6909554B2 (en) * 2000-12-27 2005-06-21 Finisar Corporation Wafer integration of micro-optics
US20020089025A1 (en) * 2001-01-05 2002-07-11 Li-Kun Chou Package structure for image IC
US6686588B1 (en) * 2001-01-16 2004-02-03 Amkor Technology, Inc. Optical module with lens integral holder
US20020096729A1 (en) * 2001-01-24 2002-07-25 Tu Hsiu Wen Stacked package structure of image sensor
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
JP2002231921A (ja) 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP3821652B2 (ja) * 2001-02-26 2006-09-13 三菱電機株式会社 撮像装置
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
FR2822326B1 (fr) 2001-03-16 2003-07-04 Atmel Grenoble Sa Camera electronique a faible cout en technologie des circuits integres
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
JP2002299595A (ja) 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
US6734419B1 (en) * 2001-06-28 2004-05-11 Amkor Technology, Inc. Method for forming an image sensor package with vision die in lens housing
KR100427356B1 (ko) * 2001-08-14 2004-04-13 삼성전기주식회사 광마우스용 서브 칩 온 보드
US6504196B1 (en) 2001-08-30 2003-01-07 Micron Technology, Inc. CMOS imager and method of formation
US6759266B1 (en) * 2001-09-04 2004-07-06 Amkor Technology, Inc. Quick sealing glass-lidded package fabrication method
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US6778046B2 (en) * 2001-09-17 2004-08-17 Magfusion Inc. Latching micro magnetic relay packages and methods of packaging
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
KR200264824Y1 (ko) 2001-11-29 2002-02-21 임근택 핸드폰 배터리의 휴대용 보조충전기
US6660562B2 (en) * 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
JP3881888B2 (ja) 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
FR2835654B1 (fr) 2002-02-06 2004-07-09 St Microelectronics Sa Boitier semi-conducteur optique a porte-lentille accouple
JP4241160B2 (ja) 2002-04-22 2009-03-18 富士フイルム株式会社 固体撮像装置の製造方法
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US6808960B2 (en) * 2002-10-25 2004-10-26 Omni Vision International Holding Ltd Method for making and packaging image sensor die using protective coating
AU2003294822A1 (en) 2002-12-09 2004-06-30 Quantum Semiconductor Llc Cmos image sensor
US6813154B2 (en) 2002-12-10 2004-11-02 Motorola, Inc. Reversible heat sink packaging assembly for an integrated circuit
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP3800335B2 (ja) 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
US7312101B2 (en) 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
US7632713B2 (en) 2004-04-27 2009-12-15 Aptina Imaging Corporation Methods of packaging microelectronic imaging devices
US7253957B2 (en) 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20090026567A1 (en) * 2004-07-28 2009-01-29 Industrial Technology Research Institute Image sensor package structure and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153874A (ja) * 2008-12-24 2010-07-08 Flextronics Ap Llc イメージセンサパッケージのガラス取付けのための技術
JP2017525938A (ja) * 2015-01-15 2017-09-07 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 撮像検出器モジュールアセンブリ

Also Published As

Publication number Publication date
US20050253213A1 (en) 2005-11-17
TW200620643A (en) 2006-06-16
EP1747591B1 (en) 2019-06-05
WO2005114750A1 (en) 2005-12-01
CN1985379A (zh) 2007-06-20
TWI264118B (en) 2006-10-11
US8092734B2 (en) 2012-01-10
EP1747591A1 (en) 2007-01-31
KR20070034489A (ko) 2007-03-28
CN1985379B (zh) 2010-05-05
KR100846962B1 (ko) 2008-07-17

Similar Documents

Publication Publication Date Title
JP2007537670A (ja) マイクロエレクトロニクスイメージャ用カバー及びマイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法
US7189954B2 (en) Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7511262B2 (en) Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7262475B2 (en) Image sensor device and method of manufacturing same
US7253397B2 (en) Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7547877B2 (en) Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7589422B2 (en) Micro-element package having a dual-thickness substrate and manufacturing method thereof
US20060186317A1 (en) Methods for packaging microelectronic imagers
US20080191334A1 (en) Glass dam structures for imaging devices chip scale package
JP3993532B2 (ja) 封入された光学センサーを製造する方法及びその方法により製造された封入光学センサー
KR20140111985A (ko) 커버 프리 센서 모듈 및 그 제조 방법
JP2002231918A (ja) 固体撮像装置及びその製造方法
JP4466552B2 (ja) 固体撮像装置の製造方法
US8951858B2 (en) Imager device with electric connections to electrical device
JPWO2008132980A1 (ja) 撮像装置の製造方法、撮像装置及び携帯端末
US9219091B2 (en) Low profile sensor module and method of making same
KR100756245B1 (ko) 카메라 모듈
CN114678388A (zh) 一种cmos图像传感器芯片封装方法和封装结构
JP4020618B2 (ja) 半導体装置およびその製造方法
KR20060093220A (ko) 이미지 센서 조립체

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209