JP2006071432A - 加速度センサチップパッケージ及びその製造方法 - Google Patents

Abstract

【課題】より小型化された加速度センサチップパッケージ及びその製造方法。
【解決手段】加速度センサチップパッケージ１０は、フレーム部１３、開口部１６内に延在している梁部１４ａと、梁部により可動に支持されている可動部１４ｂを含む可動構造体１５、この可動構造体１５の変位を検出する検出素子１９を有する加速度センサチップ１１と、閉環状のリング部２０と、リング部の上面２０ａに接合され、可動構造体を開口部の上面側から封止する薄板状部材３０と、フレーム部の外側領域１３ａから露出する複数の電極パッド１８と、複数の配線部１７ａを有する再配線層１７と、外側領域上に設けられている外部端子７０と、外部端子を露出させて設けられていて、リング部、薄板状部材、電極パッド及び再配線層を封止する封止部５０と、加速度センサチップの下面に接して、開口部を下面側から封止する基板１２とを具えている。
【選択図】図１

Description

この発明は、加速度センサチップパッケージ及びその製造方法に関する。

半導体微細加工技術を応用したマイクロマシニング技術を用いて、数百μｍ程度の微小構造体を製造する技術が発展してきている。例えば、各種のセンサ、光通信分野における光スイッチ、高周波（ＲＦ）部品等への応用が始まっている。

このような微小構造体は、従来の半導体製造プロセスにより製造することができるため、単一のチップに集積することができる。

上述した微小構造体を含む、特定の機能を有するシステムが構築されているチップは、Ｍｉｃｒｏ−Ｅｌｅｃｔｒｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ：ＭＥＭＳ、又はＭｉｃｒｏ−Ｓｙｓｔｅｍ−Ｔｅｃｈｎｏｌｏｇｙ：ＭＩＳＴと称されている（以下、単にＭＥＭＳデバイスと称する。）。このようなＭＥＭＳデバイスとしては、いわゆる加速度センサが知られている（例えば、特許文献１参照。）。

この文献に開示されているピエゾ型加速度センサチップによれば、枠状のフレームを具えている。このフレームは、中央部及び梁部を含んでいる。この梁部はフレームの内周側面の少なくとも一部分と中央部との間で延在している。錘（可動）部は、この中央部に揺動自在に支持されている。支持部材は、フレームの下面側を支持して、錘部の外周縁を切り込み部を介して包囲している。

この錘部は、外力（応力）を受けて運動する構成部分であるので、可動部とも称せられ、可動部と梁部とは、一体的な微小構造体として作り込まれている。この梁部は肉薄で、しかも細幅で形成されている。

このような構成を有するセンサチップは、一般にパッケージ化されたデバイスとされる。

以下、図１４を参照して、従来の加速度センサチップパッケージの構成例につき、説明する。

図１４（Ａ）は、従来の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、内部の構成を示すため、保護カバー（後述する）の上面側の図示を省略して、透過的な図としてある。

図１４（Ｂ）は、図１４（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。

この加速度センサチップパッケージ１００は、加速度センサチップ１１０を具えている。加速度センサチップ１１０は、電極パッド１１２を有している。電極パッド１１２は、加速度センサチップ１１０から信号を出力するか、又は加速度センサチップ１１０に信号を入力するためのパッドである。また、加速度センサチップ１１０には、機械的に動作する可動構造体１１４が作り込まれている。

さらに、加速度センサチップ１１０は、可動構造体１１４を封止して、その動作を規制する封止基板１１６を有している。この封止基板１１６は、接着材１２２により、基板１２０に接合されている。

基板１２０には、保護カバー１３０の解放口の端縁が接着されている。保護カバー１３０は、加速度センサチップ１１０を封止する閉空間１４０を画成する。

また基板１２０の端縁には、外部端子１５０が設けられている。外部端子１５０は、保護カバー１３０と相俟って形成される閉空間１４０内部から、その外部へ導出される。閉空間１４０内では、センサチップ１１０の電極パッド１１２と外部端子１５０とがボンディングワイヤ１６０により、電気的に接続されている。
特開平１１−１３５８０４号公報

上述した従来の加速度センサチップパッケージによれば、加速度センサチップと外部端子とがボンディングワイヤにより電気的に接続されている。そして、このボンディングワイヤを納めつつ、加速度センサチップを封止するために、保護カバーを用いている。従って、トランスファモールドや、液状樹脂を用いたポッティングによる封止が行えず、パッケージの占める体積が大きくなってしまっている。

また、従来の加速度センサチップパッケージの製造方法においては、加速度センサチップをダイシングしてから、パッケージ化していたため、ダイシング時の切削屑が、可動（錘）部の周辺に付着して、可動部が作動しなくなってしまう恐れがあった。

このように、加速度センサチップパッケージのより一層の小型化を図るための技術、また、加速度センサチップパッケージを製造するに当たり、特に可動部の破損を防止して、歩留まりを向上させることができる、より簡易な製造工程を実現するための技術が嘱望されている。

この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の加速度センサチップパッケージは、主として、下記のような構成を具えている。

すなわち、加速度センサチップパッケージは、開口部を画成するフレーム部、フレーム部から開口部内に延在している梁部、及び開口部内に納めていて、梁部により可動に支持されている可動部を含む可動構造体、この可動構造体の変位を検出する検出素子を有する加速度センサチップと、フレーム部上に接して、開口部を囲んで設けられている、閉環（閉ループ）状のリング部と、リング部の上面に接合され、かつ可動構造体からは離間して、この可動構造体を開口部の上面側から封止する薄板状部材と、リング部よりも外側であるフレーム部の外側領域から露出する複数の電極パッドと、外側領域上に延在させて設けられていて、その一端側が電極パッドに電気的に接続されている複数の配線部を有する再配線層と、配線部の他端側に電気的に接続されていて、外側領域上に設けられている外部端子と、外部端子を露出させて、加速度センサチップ上に設けられていて、リング部、薄板状部材、電極パッド及び再配線層を封止する封止部と、加速度センサチップの下面に接して、開口部を下面側から封止する基板とを具えている。

また、この発明の加速度センサチップパッケージの製造方法は、下記のような工程を含んでいる。

すなわち、加速度センサチップパッケージを製造するに当たり、複数の電極パッド及び可動構造体を含む複数の前駆加速度センサをマトリクス状に作り込んだ半導体基板を準備する工程と、半導体基板の下面側全面に、基板を接合する工程と、半導体基板上に、複数の閉環状のリング部を、複数の可動構造体をそれぞれ囲むように、接合する工程と、リング部の上面に、半導体基板からは離間して、リング部と相俟って可動構造体を半導体基板の上面側から封止する複数の薄板状部材を接合する工程と、リング部よりも外側である半導体基板上に延在させて設けられていて、その一端側が電極パッドに電気的に接続されている複数の配線部を有する再配線層を形成する工程と、リング部よりも外側である半導体基板上に設けられていて、配線部の他端側に電気的に接続される外部端子を形成する工程と、半導体基板上に、リング部、薄板状部材、電極パッド、及び再配線を封止し、かつ外部端子を露出して、封止部を形成する工程と、隣接する前駆加速度センサ同士の間隙である、封止部、半導体基板及び第２の基板を切断して、個片化する工程とを含んでいる。

この発明の加速度センサチップパッケージの構成によれば、外形サイズを、加速度センサチップとほぼ同等の大きさとすることができる。すなわち、センサチップパッケージの顕著な小型化が実現される。

また、この発明の加速度センサチップパッケージの製造方法によれば、可動部を備える微小構造体は、ダイシング工程が行われる前に、封止されている。すなわち、ダイシングが行われる際には、可動部は、気密の閉空間内に封止されている。従って、可動部を含む微小構造体に、ダイシング工程によって生じる削り屑、埃等の付着を防止することができる。結果として、簡易な工程により、製造工程における微小構造体の破損を効果的に防止し、かつ製造される加速度センサチップパッケージの歩留まりを顕著に向上させることができる。

さらに、可動部の底面、基板の上面のいずれか又は両方に、接着防止構造を備える場合には、可動部と基板との接触による固着を防止することができる。

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は、特に図示例にのみ限定されるものではない。

また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は、何らこれら好適例に限定されるものではない。

さらに、以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。

〈第１の実施の形態〉
（加速度センサチップパッケージの構成）
まず、図１及び図２を参照して、この発明の第１の実施の形態の構成例につき説明する。ここでは機能素子として、いわゆるピエゾ抵抗素子を備えたピエゾ型加速度センサチップを含む加速度センサチップパッケージを例にとって説明する。

ここでいう加速度センサチップとは、所定の加速度を計測することができる半導体チップであり、また、加速度センサチップパッケージとは、かかる加速度センサチップを含む、パッケージ化されたデバイスである。

図１（Ａ）は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、最も表面に位置している封止部（後述する。）の図示を省略してある。

図１（Ｂ）は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。

図１（Ａ）及び（Ｂ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。加速度センサチップ１１は、フレーム部１３を含んでいる。フレーム部１３は、加速度センサチップ１１の外形（輪郭）を画成する四角枠状の外枠である。

加速度センサチップ１１は、開口部１６が設けられている。この例では、開口部１６は、フレーム部１３が囲む貫通孔として設けられている。

加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動（錘）部１４ｂとを有している。可動部１４ｂは、梁部１４ａと一体的につながって可動に設けられている。

フレーム部１３からは、梁部１４ａが、開口部１６内に突出延在している。この梁部１４ａは肉薄で、しかも細幅にされている。梁部１４ａは、可動部１４ｂの運動時に撓む可撓部である。

梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。

この可動部１４ｂの上面１４ｂａの高さは、フレーム部１３及び梁部１４ａの高さとほぼ同一としてあり、また、可動部１４ｂの厚さＡは、フレーム部１３の厚さＢよりも小さくしてある。すなわち、可動部１４ｂは、梁部１４ａにより、開口部１６の中空に支持されている。

可動構造体１５は、例えば、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、一体的につながっている。このつながっている部分により、フレーム部１３は梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。

可動部１４ｂは、加速度の計測のため、図１（Ｂ）に示す矢印ａ及びｂ方向に運動できるよう構成する必要がある。従って、可動部１４ｂがフレーム部１３と直接的に接触しないようにするために、及び梁部１４ａによって当該運動が抑制されないようにするために、可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。

この例では、可動構造体１５を、４つの部分からなる梁部１４ａと、この梁部１４ａの４つの部分により４方向から支持される可動部１４ｂとを含む構成として説明した。しかしながら、この発明の加速度センサチップパッケージの構成は、上述の構成例に限定されず、従来公知の加速度センサが具えるあらゆる可動構造体の構成に適用することができる。例えば、一方向のみから可動部１４ｂを支持する、いわゆる片持ち式等の構成に適用することができる。

この加速度センサチップパッケージ１０は、加速度センサチップ１１の上面（又は下面）方向からみた平面的な外形寸法と同一サイズのパッケージとされている。その形状は、この例では四角柱状としてあるが、これに限定されるものではない。

図１（Ａ）及び（Ｂ）に示す構成例では、四角枠状のフレーム部１３の上面側の各辺の中心から開口部１６内に直角に突出した４つの部分からなる梁部１４ａが設けられている。

可動部１４ｂは、梁部１４ａの突出した４つの部分の先端側で支持されている。可動部１４ｂは、この例では立方体状としてある。すなわち、可動部１４ｂの平面的形状は四角形であって、梁部１４ａは、立方体の上面に相当する四角形の４辺の中央部分でそれぞれつながっている。

図示例では、可動部１４ｂの形状を立方体状とした。しかしながら、これに限定されず想定される加速度、測定条件等に応じた、任意好適な所望の形状とすることができる。

梁部１４ａには、検出素子１９が設けられている。この検出素子１９は、この例ではピエゾ抵抗素子としてある。

この検出素子１９は、測定目的とする加速度が測定できる、設計に応じた適当な個数で、好適な位置に設けておけばよい。これら検出素子１９は、この可動構造体１５の変位量（加速度）を検出するための素子である。

検出素子１９は、例示したピエゾ抵抗素子に限定されない。例えば静電容量型等の任意のタイプの加速度センサに適用される、任意好適な検出素子を選択して適宜適用することができる。

さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。この配線には、例えば、従来公知の配線構造を適用できる。また、配線材料としては、アルミニウム（Ａｌ）等の一般的な材料を適用することができる。

フレーム部１３上には、リング部２０が、開口部１６、すなわち間隙１６ａを囲んで、かつフレーム部１３が開口部１６を画成する端縁から離間して設けられている。

図１（Ｂ）に示すように、リング部２０は、この例では等幅の閉じた線状、すなわち、閉環状としてある。その輪郭、すなわち、外郭及び内郭の形状は、矩形状としてある。また、リング部２０は、開口部１６と、全ての部分で等しい距離で離間する。

詳細は後述するが、リング部２０が独立した部材である場合には、フレーム部１３に対して、例えば接着材により接着する（図示せず。）。リング部２０の材質は、特に限定されないが、好ましくはその材料を銅（Ｃｕ）とするのがよい。

以下、フレーム部１３上に設けられているリング部２０より外側のフレーム部１３の部分領域を外側領域１３ａとも称する。

リング部２０の上面２０ａには、薄板状部材３０が、例えば、任意好適な接着材（図示せず。）により接合されている。薄板状部材３０の接合は、金（Ａｕ）等の金属、半田等の合金を用いて接合してもよいし、いわゆる溶接等の技術により接合してもよい。

薄板状部材３０は、可動部１４ｂからは離間して、接合されている。すなわち、薄板状部材３０は、可動構造体１５、すなわち、梁部１４ａ及び可動部１４ｂを、開口部１６（間隙１６ａ）の上面側、すなわち、可動部１４ｂの上面１４ｂａ側から封止している。この薄板状部材３０の厚さは、任意好適なものとできる。薄板状部材３０は、シリコン（Ｓｉ）、ガラス、銅等の金属を材料とするものを適用することができる。

薄板状部材３０は、上述した可動構造体１５を封止して、可動部１４ｂの上面１４ｂａ方向への動作を規制する機能を果たす。従って、薄板状部材３０と可動部１４ｂの上面１４ｂａとの間隙の高さＣは、加速度センサとして所定の加速度が測定できる範囲で、可動部１４ｂの矢印ａ方向（図１（Ｂ）参照）への変位を妨げない程度とする。すなわち、上述したリング部２０の厚さは、この所定の加速度が測定できる高さＣを勘案して、高さＣと等しいか又は高さＣよりも大きく設定すればよい。

薄板状部材３０の外形サイズは、後述する電極パッドの形成、この電極パッドと接続される外部端子の配置及び封止部の形成に支障を来さない範囲で任意好適なサイズとすることができる。薄板状部材３０の外形サイズは、リング部２０の内側の輪郭よりも大きければよい。ここで、薄板状部材３０の外形サイズは、リング部２０の外側の輪郭よりも大きいサイズであっても問題ない。

上述したように、この発明の加速度センサチップパッケージ１０は、極めて薄厚の薄板状部材３０を用いるので、効果的な封止を行いつつ、パッケージの厚さを、より薄型化することができる。

フレーム部１３上に設けられているリング部２０よりも外側に位置するフレーム部１３の外側領域１３ａには、複数の電極パッド１８が設けられている。この電極パッド１８は、フレーム部１３から露出して設けられている。

一般に、加速度センサチップの表面には、いわゆるパッシベーション膜等の絶縁膜が設けられている。すなわち、この電極パッド１８は、この絶縁膜から露出して、設けられている。電極パッド１８は、梁部１４ａの検出素子１９に、上述した図示しない配線を経て、電気的に接続されている。

再配線層１７は、外側領域１３ａ上に延在して、設けられている。再配線層１７は、好ましくは、銅（Ｃｕ）等の金属配線とするのがよい。この再配線層１７は、複数の配線部１７ａを含んでいる。これら配線部１７ａの一端側には、上述した電極パッド１８が電気的に接続されている。また、配線部１７ａの他端側には、外部端子７０が電気的に接続されている。

従って、外部端子７０は、再配線層１７、この再配線層１７に接続されている電極パッド１８、この電極パッド１８を接続されている、図示しない配線を経て、ピエゾ抵抗素子１９と、電気的に接続されている。

この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。半田ボール６０としては、任意好適なものを使用することができる。半田ボール６０は、例えば、鉛フリー半田ボール、いわゆるコアボール等を適用することもできる。

また、外部端子７０は、半田ボール６０を搭載しない、いわゆるランド状の形態とすることもできる。すなわち、外部端子７０の形状は、加速度センサチップパッケージ１０が実装される実装基板の要求に合わせて、任意好適な形態とすることができる。例えば、電極ポスト４０が銅を材料として形成される場合には、まず、電極ポスト４０の頂面４０ａにニッケル（Ｎｉ）の薄膜を成膜し、次いで、このニッケルの薄膜上に、さらに金（Ａｕ）の薄膜を成膜してもよい。また、例えば半田ペーストを、頂面４０ａに平面的に塗布することにより、ランドを形成してもよい。

加速度センサチップ１１上には、封止部５０が、外部端子７０を露出させて設けられている。この封止部５０は、リング部２０、薄板状部材３０、電極パッド１８及び再配線層１７を封止している。封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。

加速度センサチップ１１は、例えば接着材（図示せず。）により基板１２に接合されている。基板１２は、上面１２ａと、この上面１２ａと対向する下面１２ｂとを有している。

基板１２の接合は、具体的には、加速度センサチップ１１の下面、すなわちフレーム部１３の下面１３ｂに、開口部１６（間隙１６ａ）を下面１３ｂ側から覆う基板１２の上面１２ａが接合されることにより行われている。

基板１２の材質は、この発明の目的を損なわない範囲で特に限定されないが、好ましくは、ガラス基板等とするのがよい。この基板１２は、可動構造体１５を封止して保護するとともに、可動構造体１５の作動量（変位量）を規定している。

この基板１２の上面１２ａのうち、加速度センサチップ１１に対する接着面ではない領域は、可動部１４ｂの底面１４ｂｂとは離間している。この離間した高さＤは、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できる程度とすればよい。

すなわち、上述した可動構造体１５は、この基板１２、リング部２０、及びこのリング部２０に接合されている薄板状部材３０により形成される、気密の空間内に封止されている。

この発明の加速度センサチップパッケージ１０によれば、従来、加速度センサチップ及びボンディングワイヤを封止するために用いられていた保護カバーを用いることなく、極薄のリング部及び薄板状部材を用いたチップサイズのパッケージとしてある。従って、パッケージの外形サイズを、極めて小型化することができる。また、外部端子の配置の自由度を向上させることができる。

次に、この加速度センサチップパッケージ１０の動作について簡単に説明する。

加速度センサチップパッケージ１０に加速度がかかると、可動部１４ｂが変位する。すなわち、可動部１４ｂを支持する梁部１４ａには、可動部１４ｂの変位量に応じた大きさの撓みが発生する。この撓みの大きさを、梁部１４ａに設けられている検出素子１９の電気的な抵抗値の変化量として計測する。計測された抵抗値の変化量は、検出素子１９と電気的に接続されている電極パッド１８、外部端子７０（電極ポスト４０及び半田ボール６０）を介して、検出回路等に出力される。このようにして、加速度センサチップパッケージ１０に加わる加速度が定量的に検出される。

（加速度センサチップパッケージの製造方法）
次に、図２〜図７を参照して、上述した加速度センサチップパッケージ１０の製造方法について説明する。

この発明の加速度センサチップパッケージの製造方法は、いわゆるＷＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）のプロセス技術を用いて、ウェハレベルで、再配線し、外部端子を形成し、封止し、最後に個片化する点に特色を有している。

以下、具体的な製造工程につき説明する。

なお、この発明の構成例の説明では、説明を容易にするために、いわゆるウェハレベルで、すなわち、格子状に多数が配列された状態で同時に形成される加速度センサチップパッケージのうち、隣接する２つの加速度センサチップ（パッケージ）が形成される領域のみを図示して説明する。

図２（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）図は、ウェハレベルで製造途中の加速度センサチップパッケージを、図２（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。

図３（Ａ）及び（Ｂ）は、図２から続く模式的な説明図である。

図４（Ａ）及び（Ｂ）は、図３から続く模式的な説明図である。

図５（Ａ）及び（Ｂ）は、図４から続く模式的な説明図である。

図６（Ａ）及び（Ｂ）は、図５から続く模式的な説明図である。

図７（Ａ）、（Ｂ）及び（Ｃ）は、図６から続く模式的な説明図である。

はじめに、図２（Ａ)及び（Ｂ）に示すように、シリコンウェハ８０を準備する。シリコンウェハ８０は、第１の面８０ａと、この第１の面８０ａと対向する第２の面８０ｂとを有している。

シリコンウェハ８０には、予め、複数のチップ領域８０ｃを区画して設定しておく。このチップ領域８０ｃは、後述する個片化工程により、最終的に加速度センサチップパッケージ１０となる領域である。なお、図中、このチップ領域８０ｃを画成する点線Ｌ１は、スクライブライン（ダイシングライン）となる。

次いで、図３（Ａ）及び（Ｂ）に示すように、可動構造体１５を、従来公知のホトリソグラフィ工程、エッチング工程等により、シリコンウェハ８０を加工することにより、一体的に形成する。すなわち、チップ領域８０ｃ内に、加速度センサの本質的な機能を担う可動構造体１５を作り込む。この可動構造体１５は、上述したように、可動部１４ｂと、この可動部１４ｂを支持する梁部１４ａとを含む構造を有している。可動部１４ｂの底面１４ｂｂ側も、従来公知のホトリソグラフィ工程、エッチング工程等により、可動部１４ｂが任意好適な厚さとなり、かつ上述した高さＤが、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できるように、任意好適な形状（底面形状）に成形される。

かかる可動構造体１５を含む加速度センサチップ１１の具体的な構成要素の形成工程は、任意好適な従来公知のプロセスを用いることができる。従って、かかる形成工程は、この実施の形態の要旨ではないので、その詳細な説明は省略する。

梁部１４ａの所定の位置には、通常のウェハプロセスにより、加速度を検出するための素子である検出素子１９、すなわち、この例ではピエゾ抵抗素子１９を作り込む。

また、ピエゾ抵抗素子１９には、例えばアルミ（Ａｌ）を材料とし、常法に従って、その一端が電気的に接続される配線を作り込む（図示せず。）。この配線の他端は、チップ領域８０ｃ内であって、可動構造体１５よりも外側の領域、すなわち、後述するフレーム部１３の任意好適な位置にまで延在するように導出しておく。この配線は、上述したように、絶縁膜により覆われる。

この図示しない配線の他端には、フレーム部１３の表面から露出する電極パッド１８が電気的に接続されるように形成される。この電極パッド１８は、例えば、加速度センサチチップ１１のフレーム部１３の最表面に設けられた絶縁膜から、配線の一部分を露出させて形成してもよい。

次に、図３（Ｂ）に示すように、シリコンウェハ８０の残存している第２の面８０ｂに対して、マトリクス状に配置されている複数の開口部１６（間隙１６ａ）を一体として覆うように、基板１２を接合する。この場合には、残存する第２の面８０ｂは、フレーム部１３及び隣接するチップ領域８０ｃ間の領域である。基板１２は、常法に従って、接着材等により接着固定する。

次に、図４（Ａ）及び（Ｂ）に示すように、フレーム部１３の外側領域１３ａ上に、いわゆるＷＣＳＰの製造工程における再配線層の製造工程と同様に、再配線層１７を形成する。再配線層１７は、複数の配線部１７ａを含んでいる。

再配線層１７は、銅（Ｃｕ）か或いは銅（Ｃｕ）を含む合金のいずれかを材料として用いて、形成するのがよい。このとき、上述したリング部２０を、再配線層１７の一部として、同時に作り込んでもよい。この場合のリング部２０の厚さは、配線部１７ａの厚さとは異なるものとできる。すなわち、上述したように、可動部１４ｂの作動を妨げない程度の空間を確保できる厚さとすればよい。

具体的には、まず、外側領域１３ａ上に、金属膜を設ける。この金属膜を、公知のホトリソグラフィ技術により、任意好適な配線パターンとしてパターニングする。図４（Ａ）及び（Ｂ）に示すように、配線部１７ａは、外側領域１３ａ内で、延在するように設ける。配線部１７ａの一端側は、外側領域１３ａの表面から露出する電極パッド１８に、電気的に接続するようにパターニングされる。

続いて、形成された再配線層１７上に、電極ポスト４０を形成する。この工程は、公知のホトリソグラフィ技術によりパターニングされたレジストをマスクにして、例えば導体である銅（Ｃｕ）を従来公知の方法によりメッキした後、レジストを除去して形成すればよい。

なお、このホトリソグラフィ工程の際、レジストはドライ現像用レジストを用い、ドライ現像を行うのが好ましい。

また、この例では、電極ポスト４０は、延在方向（図面において、紙面の上下方向）に対して垂直方向の断面形状が円となる円柱状としてある。

次いで、図５（Ａ）及び（Ｂ）に示すように、リング部２０を、再配線層の一部として形成しない場合には、予め形成しておいた、既に説明した形状及び材料等の要件を備えたリング部２０を、シリコンウェハ８０の第１の面（表面）８０ａ上に、隙間なく密着させて接合する。リング部２０は、マトリクス状に複数存在するチップ領域８０ｃそれぞれに１つずつが接合される。このリング部２０それぞれは、チップ領域８０ｃの電極パッド１８よりも内側の領域であって、梁部１４ａのフレーム部１３側の端縁よりも外側の領域に、複数の可動構造体１５を囲んで接合される。

次に、薄板状部材３０を、リング部２０の上面２０ａ全面に隙間なく接合する。この薄板状部材３０は、可動構造体１５からは離間して接合される。この接合は、図示しない接着材等により行えばよい。すなわち、この薄板状部材３０は可動構造体１５を、リング部２０と相俟って、その上側から封止する。

その後、図６（Ａ）及び（Ｂ）に示すように、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用いて、封止部５０を形成する。この封止工程は、従来公知の例えば、トランスファモールド方式又は印刷方式にて行うのがよい。このとき、封止部５０を電極ポスト４０の頂面４０ａを覆うように厚く設けておき、研削等を行って電極ポスト４０の頂面４０ａが、封止部５０から露出するように形成してもよい。

また、封止部５０の形成に、いわゆるフィルム成形等の方法を適用することもできる。この場合には、封止工程において、電極ポスト４０に実質的に負荷をかけることがない。また、この場合には、上述した封止部５０に対する研削工程を要せずに、電極ポスト４０の頂面４０ａを封止部５０の表面に露出するように形成することができる。

電極ポスト４０の露出した頂面４０ａに対して、設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４０の材料を銅とした場合には、電極ポスト４０の頂面４０ａにバリアメタル層として、薄いＮｉ（ニッケル）膜を形成してもよい。

続いて、図７（Ａ）及び（Ｂ）に示すように、頂面４０ａ上に半田ボール６０を搭載する。この例では電極ポスト４０と半田ボール６０をもって、外部端子７０とする例を説明した。しかしながら、外部端子７０は、例えば電極ポスト４０を適用せずに、封止部５０から配線部１７ａの一部分を露出させ、いわゆるランド等の平面的な構造として形成してもよい。

この時点で、ウェハレベルでの加速度センサチップパッケージ１０のパッケージングが終了する。

次いで、図７（Ａ）及び（Ｂ）中、隣接するチップ領域８０ｃ間の領域に対して、すなわち、上述したスクライブラインＬ１に沿って、従来公知のダイシング装置を用いてダイシングを行う。

このようにして、図７（Ｃ）に示すように、同一の構造を有する複数の加速度センサチップパッケージ１０を１枚のウェハから製造することができる。

以上説明した、この実施の形態の加速度センサチップパッケージ１０の製造方法によれば、ＷＣＳＰプロセスによって、加速度センサチップ１１の電極パッド１８に対して再配線を行い、任意好適な位置に外部端子７０の形成を行う。すなわち、外部端子の配置位置を任意好適な位置に配置することができる。また、加速度センサチップ１１の上面からみた場合の平面的なサイズと同等のサイズの加速度センサチップパッケージ１０を効率的に製造することができる。このとき、新たな製造ラインを導入する必要は無く、従来の半導体装置の製造に要するコストと同等のコストで、加速度センサチップパッケージ１０を製造することができる。

〈第２の実施の形態〉
（加速度センサチップパッケージの構成）
図８を参照して、この発明の第２の実施の形態の構成例につき説明する。

第２の実施の形態の加速度センサチップパッケージは、第１の実施の形態で説明した薄板状部材として、センサ制御チップを適用する構成例である。

ここでいうセンサ制御チップとは、加速度センサチップの動作を制御する、電気的な動作を行う半導体チップである。センサ制御チップは、いわゆるアンプ機能、角度校正機能、ＡＤ変換機能、ＤＡ変換機能、メモリ機能等から選択される１又は２以上の所望の機能を発揮するチップを適宜選択して適用することができる。

第２の実施の形態の加速度センサチップパッケージの構成は、センサ制御チップ及びこのセンサ制御チップと加速度センサチップとの接続関係以外には、上述した第１の実施の形態の構成と実質的な差異がない。従って、センサ制御チップの構成及びその接続関係についてのみ詳細に説明し、第１の実施の形態と同様の他の構成については簡単に説明するにとどめる。

図８（Ａ）は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、実際には最も表面側に位置している封止部の図示を省略してある。

図８（Ｂ）は、図８（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。

図８（Ａ）及び（Ｂ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。加速度センサチップ１１は、フレーム部１３を含んでいる。

加速度センサチップ１１は、開口部１６を有している。さらに加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動部１４ｂとを具えている。

梁部１４ａは、フレーム部１３から開口部１６内に突出延在している。この梁部１４ａの開口部１６内に突出する先端側には、可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。

また、フレーム部１３と梁部１４ａとは、一体的につながって形成されている。可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。

梁部１４ａには、検出素子１９が設けられている。この検出素子１９は、この例ではピエゾ抵抗素子である。

さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。

フレーム部１３上には、リング部２０が、開口部１６、すなわち間隙１６ａを囲んで、かつフレーム部１３が開口部１６を画成する端縁から離間して設けられている。

リング部２０の上面２０ａには、センサ制御チップ３２が、好ましくは、接着材（図示せず。）により接合されている。

センサ制御チップ３２は、上面３２ａと、この上面３２ａに対向する下面３２ｂとを有している。この上面３２ａからは、複数のセンサ制御電極パッド３４が露出して設けられている。これら複数のセンサ制御電極パッド３４は、この例では、センサ制御チップ３２の周縁に沿って配列させてある。

センサ制御チップ３２は、その下面３２ｂの一部領域が、リング部２０の上面２０ａに接合されている。

センサ制御チップ３２は、可動部１４ｂからは離間して、接合されている。センサ制御チップ３２は、可動構造体１５、すなわち、梁部１４ａ及び可動部１４ｂを、開口部１６（間隙１６ａ）の上面側、すなわち、可動部１４ｂの上面１４ｂａ側から封止している。

センサ制御チップ３２は、チップ自体の機能に加えて、上述した可動構造体１５を封止して保護し、かつ可動部１４ｂが、底面１４ｂｂから上面１４ｂａへ向かう方向への動作を規制する機能を有している。

センサ制御チップ３２の外形サイズは、後述する電極パッド、この電極パッドと接続される外部端子の配置及び封止部の形成に支障を来さない範囲で任意好適なものとできる。センサ制御チップ３２の外形サイズは、封止部の形成の容易さを考慮して、好ましくは、リング部２０が囲む領域、すなわち、リング部２０の内側の輪郭よりも大きく、かつリング部２０の外側の輪郭よりも小さいか又は一致する程度の大きさとするのがよい。

フレーム部１３上に設けられているリング部２０よりも外側に位置するフレーム部１３の外側領域１３ａには、複数の電極パッド１８が設けられている。この電極パッド１８は、フレーム部１３から露出して設けられている。電極パッド１８は、第１電極パッド１８ａと第２電極パッド１８ｂとを含んでいる。第１電極パッド１８ａは、梁部１４ａのピエゾ抵抗素子１９と、上述した図示しない配線を経て、電気的に接続されている。第２電極パッド１８ｂは、梁部１４ａのピエゾ抵抗素子１９と、上述した図示しない配線を経て、電気的に接続されていても、又は接続されていなくてもよい。

この第２電極パッド１８ｂと、上述したセンサ制御電極パッド３４とは、ボンディングワイヤ９０により、電気的に接続されている。

再配線層１７は、外側領域１３ａ上に延在して、設けられている。この再配線層１７は、複数の配線部１７ａを含んでいる。これら配線部１７ａの一端側には、上述した電極パッド１８、すなわち第１電極パッド１８ａ又は第２電極パッド１８ｂのいずれかが電気的に接続されている。ここで、第１電極パッド１８ａに接続されている配線を第１配線部１７ａａとも称する。また、第２電極パッド１８ｂに接続されている配線を第２配線部１７ａｂとも称する。これら配線部１７ａの他端側には、外部端子７０が電気的に接続されている。

従って、外部端子７０は、再配線層１７、この再配線層１７に接続されている第１電極パッド１８ａ、この第１電極パッド１８ａに接続されている、図示しない配線を順次に経て、ピエゾ抵抗素子１９と、電気的に接続されている。

また、外部端子７０は、再配線層１７、この再配線層１７に接続されている第２電極パッド１８ｂ、この第２電極パッド１８ｂに接続されている、ボンディングワイヤ９０、このボンディングワイヤ９０に接続されているセンサ制御電極パッド３４を順次に経て、センサ制御チップ３２に、電気的に接続されている。

この例では、外部端子７０は、配線部１７ａ（１７ａａ、１７ａｂ）の他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。

外部端子７０は、実装基板、外部装置等からの加速度センサチップの動作にかかる信号、電源にかかる信号等、又は加速度センサチップパッケージ１０からの信号が入力又は出力される端子である。

ここで、第２の実施の形態の加速度センサチップパッケージ１０の動作について説明する。

外部から入力される信号は、第２配線部１７ａｂ、第２電極パッド１８ｂ、ボンディングワイヤ９０、センサ制御電極パッド３４を順次経て、センサ制御チップ３２に入力される。

センサ制御チップ３２は、入力された信号に基づいて、例えば、加速度センサチップを制御する制御信号を出力する。出力された制御信号は、センサ制御電極パッド３４、ボンディングワイヤ９０、第２電極パッド１８ｂ、第２配線部１７ａｂを順次経て、加速度センサチップ１１に入力され、加速度センサチップ１１を制御する。

このように、センサ制御チップ３２のセンサ制御電極パッド３４と、加速度センサチップ１１の第２電極パッド１８ｂとは、ボンディングワイヤ９０により接続されているので、センサ制御チップ３２と加速度センサチップ１１とは、相互に信号のやりとりが可能である。

加速度センサチップ１１上には、封止部５０が、外部端子７０を露出させて設けられている。この封止部５０は、リング部２０、センサ制御チップ３２、電極パッド１８及び再配線層１７を封止している。封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。

加速度センサチップ１１は、基板１２に接合されている。この基板１２の上面１２ａのうち、加速度センサチップ１１に対する接着面ではない領域は、可動部１４ｂの底面１４ｂｂとは離間している。すなわち、上述した可動構造体１５は、この基板１２、リング部２０、及びこのリング部２０に接合されているセンサ制御チップ３２により形成される、気密の空間内に封止されている。

この加速度センサチップパッケージ１０によれば、センサ制御チップ３２を用いて、可動構造体１５の効果的な封止を行いつつ、パッケージの小型化を図ることができる。このように、第２の実施の形態の加速度センサチップパッケージ１０は、第１の実施の形態の構成により得られる効果に加えて、センサ制御チップ３２の機能をパッケージにさらに付与することができる。すなわち、パッケージのさらなる高機能化及び高付加価値化を図ることができる。

（加速度センサチップパッケージの製造方法）
次に、図９〜図１０を参照して、上述した第２の実施の形態の加速度センサチップパッケージ１０の製造方法について説明する。

なお、センサ制御チップの加速度センサチップへの接合と、センサ制御チップと加速度センサチップとの電気的な接続の構築工程以外の工程には、上述した第１の実施の形態の製造工程と実質的な差異がない。従って、センサ制御チップの加速度センサチップへの接合と、センサ制御チップと加速度センサチップとの電気的な接続の構築工程についてのみ詳細に説明し、第１の実施の形態と同様の他の工程については簡単に説明するにとどめる。

以下、具体的な製造工程につき説明する。図９（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）図は、ウェハレベルで製造途中の加速度センサチップパッケージを、図９（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。

図１０（Ａ）及び（Ｂ）は、図９から続く模式的な図である。

図９（Ａ）及び（Ｂ）に示すように、フレーム部１３上に設けられている電極パッド１８、すなわち、第１電極パッド１８ａ及び第２電極パッド１８ｂに、第１の実施の形態と同様に、再配線層１７、すなわち配線部１７ａの一端を接続して形成する。上述した第１電極パッド１８ａには、第１配線部１７ａａの一端を接続するように形成する。第２電極パッド１８ｂには、第２配線部１７ａｂの一端を接続するように形成する。

配線部１７ａの他端側には、第１の実施の形態と同様にして、外部端子７０を電気的に接続する。

次いで、第１の実施の形態の製造工程と同様にして、リング部２０を、シリコンウェハ８０の第１の面８０ａ上に、接合する。

次に、センサ制御チップ３２の下面３２ｂを、リング部２０の上面２０ａ全面に隙間なく接合する。すなわち、この接合は、センサ制御電極パッド３４が上側に露出するように行う。

このセンサ制御チップ３２は、可動構造体１５からは離間して接合される。

次いで、第２電極パッド１８ｂと、上述したセンサ制御電極パッド３４とを、ボンディングワイヤ９０により、電気的に接続する。この工程は、従来公知のボンディング装置を用いて、いわゆるワイヤボンディングを行う工程である。

その後、図１０（Ａ）及び（Ｂ）に示すように、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用いて、第１の実施の形態と同様にして、封止部５０を形成する。

続いて、電極ポスト４０の頂面４０ａ上に半田ボール６０を搭載する。

次いで、従来公知のダイシング装置を用いてダイシングを行う。このようにして、同一の構造を有する複数の加速度センサチップパッケージ１０を１枚のウェハから製造することができる。

以上説明したような、この実施の形態の加速度センサチップパッケージ１０の製造方法によれば、加速度センサチップ１１の上面からみたときの平面的なサイズと同等のサイズであって、より高機能であり、かつ高付加価値化された加速度センサチップパッケージ１０を、効率的に製造することができる。

〈第３の実施の形態〉
（加速度センサチップパッケージの構成）
図１１（Ａ）及び（Ｂ）を参照して、この発明の第３の実施の形態の構成例につき説明する。

第３の実施の形態の加速度センサチップパッケージは、可動部１４の底面１４ｂｂに、接着防止構造１４ｃを有している。この接着防止構造１４ｃは、凸部１４ｃａと凹部１４ｃｂとを有している。

なお、第３の実施の形態の加速度センサチップパッケージの構成は、かかる可動部１４ｂの底面１４ｂｂの構成以外には、上述した実施の形態の構成と実質的な差異がない。すなわち、この第３の実施の形態の構成例は、第１及び第２の実施の形態の加速度センサチップパッケージの構成のいずれとも組み合わせることができる。さらにいえば、この実施の形態の接着防止構造は、あらゆる加速度センサチップの可動部に適用することができる。

ここでは、第１の実施の形態の加速度センサチップパッケージの構成と組み合わせた構成例を図示し、第１の実施の形態と同様の他の構成については簡単に説明するにとどめる。

図１１（Ａ）は、加速度センサチップパッケージを下面側からみた平面図である。なお、可動部の構造を主として説明をするために、実際には存在する基板の図示を省略してある。

図１１（Ｂ）は、図１１（Ａ）のＡ−Ａ’で示した一点鎖線で切断した、基板を含む切り口を示す模式的な図である。

図１１（Ａ）及び（Ｂ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。また、加速度センサチップ１１は、フレーム部１３を含んでいる。フレーム部１３は、加速度センサチップ１１の外形（輪郭）を画成する四角枠状の外枠である。

加速度センサチップ１１は、開口部１６を具えている。この例では、開口部１６は、フレーム部１３が囲む貫通孔として設けられている。

加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動（錘）部１４ｂとを有している。可動部１４ｂは、梁部１４ａと一体的につながって可動に設けられている。

フレーム部１３からは、梁部１４ａが、開口部１６内に突出して、延在している。この梁部１４ａは肉薄で、しかも細幅にされている。梁部１４ａは、可動部１４ｂの運動時に撓む可撓部である。

梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。

可動構造体１５は、例えば、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、同様に、一体的につながっている。このつながっている部分により、フレーム部１３は梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。

可動部１４ｂがフレーム部１３と直接的に接触しないようにするために、及び梁部１４ａによって当該運動が抑制されないようにするために、可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。

この加速度センサチップパッケージ１０は、加速度センサチップ１１の上面（又は下面）方向からみた平面的な外形寸法と同一サイズのパッケージとされている。

図１１（Ａ）及び（Ｂ）に示す構成例では、四角枠状のフレーム部１３の上面側の各辺の中心から開口部１６内に直角に突出した４つの部分からなる梁部１４ａが設けられている。

可動部１４ｂは、梁部１４ａの突出した４つの部分の先端側で支持されている。可動部１４ｂは、この例では、上面１４ｂａと、この上面１４ｂａと対向する底面１４ｂｂと、これら上面１４ｂａと底面１４ｂｂとの間の４つの側面とを有する立方体状としてある。すなわち、可動部１４ｂの平面的形状は四角形であって、梁部１４ａは、上面１４ｂａに相当する四角形の４辺の中央部分でそれぞれつながっている。

この第３の実施の形態の加速度センサチップパッケージ１０は、上述したように可動部１４ｂの底面１４ｂｂ側に、接着防止構造１４ｃを有している。

加速度の測定に際しては、可動部１４ｂが、図１１（Ｂ）中の矢印ａ又はｂ方向に変位する。特に矢印ｂ方向に変位する場合には、可動部１４ｂの底面１４ｂｂが、基板１２の上面１２ａと接触してしまう場合がある。すると、可動部１４ｂの底面１４ｂｂと基板１２の上面１２ａとが固着してしまう場合がある。このように、可動部１４ｂが、基板１２に固着してしまうと、加速度の測定が不可能になってしまう。

すなわち、この実施の形態の接着防止構造１４ｃとは、可動部１４と基板１２とが接触して固着するのを防止するための構造である。

接着防止構造１４ｃは、凸部１４ｃａと凹部１４ｃｂとを有している。この例では、可動部１４ｂの底面１４ｂｂに、凹部１４ｃｂを設ける構成としてある。そして、残存している底面１４ｂｂが、凸部１４ｃａの頂面となっている。

この例では、凹部１４ｃｂは、直線状の溝として設けられている。凹部１４ｃｂは、複数が、互いに平行に設けられている。

底面１４ｂｂの面積に対して、凹部１４ｃｂの占める面積（凸部１４ｃａの占める面積）は、すなわち凹部１４ｃｂ及び凸部１４ｃａの幅は、特に限定されない。また、図中、Ａ−Ａ’方向での凹部１４ｃｂの断面形状は、三角形としてある。

このような構成において、残存する底面１４ｂｂの面積が小さくなるほど、可動部１４ｂは、基板に固着しにくくなるといえる。凹部１４ｃｂ及び凸部１４ｃａの幅、凹部１４ｃｂの断面形状（深さ）、設ける数は、可動部１４ｂの動作を妨げず、かつ所定の加速度を測定できることを条件として、任意好適なものとすることができる。このとき、凸部１４ｃａの頂面から基板１２の上面１２ａまでの距離Ｄは、加速度センサチップ１１の可動部１４ｂの所定の変位量を確保できるように、設定する。

このような構成により、底面１４ｂｂの面積は、凸部１４ｃａの頂面の面積と等しくなる。すなわち、底面１４ｂｂの面積が減少する。従って、加速度測定中に、例え、可動部１４ｂが基板１２に接触してしまったとしても、可動部１４ｂと基板１２との固着を防止することができる。可動部１４ｂと基板１２とが、互いに、接触する面積が減少するためである。

従って、この実施の形態の加速度センサパッケージによれば、上述の第１及び第２の加速度センサパッケージの構成により得られる効果に加えて、基板１２と可動部１４ｂとの固着を防止することができる。

梁部１４ａには、検出素子１９が設けられている。これら検出素子１９は、この可動構造体１５の変位量（加速度）を検出するための素子である。

さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。

フレーム部１３上には、リング部２０が、開口部１６、すなわち間隙１６ａを囲んで、かつフレーム部１３が開口部１６を画成する端縁から離間して設けられている。

リング部２０の上面２０ａには、薄板状部材３０が、例えば、任意好適な接着材（図示せず。）により接合されている。

フレーム部１３上に設けられているリング部２０よりも外側に位置するフレーム部１３の外側領域１３ａには、複数の電極パッド１８が設けられている。この電極パッド１８は、フレーム部１３から露出して設けられている。

電極パッド１８は、梁部１４ａのピエゾ抵抗素子１９と、電気的に接続されている。

再配線層１７は、外側領域１３ａ上に延在して、設けられている。この再配線層１７は、複数の配線部１７ａを含んでいる。これら配線部１７ａの一端側には、上述した電極パッド１８が電気的に接続されている。また、配線部１７ａの他端側には、外部端子７０が電気的に接続されている。

従って、外部端子７０は、再配線層１７、この再配線層１７に接続されている電極パッド１８、この電極パッド１８を接続されている、図示しない配線を経て、ピエゾ抵抗素子１９と、電気的に接続されている。

この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。

加速度センサチップ１１上には、封止部５０が、設けられている。この封止部５０は、リング部２０、薄板状部材３０、電極パッド１８及び再配線層１７を封止している。封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。

加速度センサチップ１１は、例えば接着材（図示せず。）により基板１２に接合されている。基板１２は、上面１２ａと、この上面１２ａと対向する下面１２ｂとを有している。

基板１２の接合は、具体的には、加速度センサチップ１１の下面、すなわちフレーム部１３の下面１３ｂに、開口部１６（間隙１６ａ）を下面１３ｂ側から覆う基板１２の上面１２ａが接合されることにより行われている。

（加速度センサチップパッケージの製造方法）
次に、上述した第３の実施の形態の加速度センサチップパッケージ１０の製造方法について説明する。

なお、可動部１４ｂの底面１４ｂｂの成形工程以外の工程には、上述した第１及び第２の実施の形態の製造工程と実質的な差異がない。従って、可動部１４ｂの底面１４ｂｂの成形工程についてのみ詳細に説明し、第１及び第２の実施の形態と同様の他の工程についてはその説明を省略する。

以下に、可動部１４ｂの製造工程につき、図１１（Ａ）及び（Ｂ）を参照して説明する。

可動構造体１５を、従来公知のホトリソグラフィ工程、エッチング工程等により、シリコンウェハ８０を加工することにより、一体的に形成する。すなわち、チップ領域８０ｃ（図２（Ａ）参照。）内に、加速度センサの本質的な機能を担う可動構造体１５を作り込む。

この可動構造体１５を作り込む工程は、可動部１４ｂと、この可動部１４ｂを支持する梁部１４ａとを作り込む工程である。可動部１４ｂの底面１４ｂｂ側も、従来公知のホトリソグラフィ工程、エッチング工程等により、可動部１４ｂが任意好適な厚さとなり、かつ上述した高さＤが、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できるように成形される。

この実施の形態の可動部１４ｂの底面１４ｂｂには、接着防止構造１４ｃを形成する。この接着防止構造１４ｃ、すなわち凸部１４ｃａ及び凹部１４ｃｂは、任意好適な従来公知のプロセス、すなわち、レジスト層の形成、ホトリソグラフィ工程によるレジストパターンのパターニング及びエッチング工程等を組み合わせて、形成することができる。

これら凸部１４ｃａ及び凹部１４ｃｂの成形は、第１の実施の形態で説明したフラットな底面１４ｂｂを形成した後に、改めて、ホトリソグラフィ工程及びエッチング工程を行って、凸部１４ｃａ及び凹部１４ｃｂを成形することができる。

具体的には、フラットな形状に成形された底面１４ｂｂを含む、成形対象とならない領域上に、レジスト層を形成する。次いで、このレジスト層を、凹部１４ｃｂが形成される領域に相当する領域のみ、ホトリソグラフィ工程により、開口する。この例では、ストライプ状の開口パターンを形成する。開口パターンは、この例では、直線状かつ等幅の開口部が、複数個、かつ互いに平行に配列されるパターンとなる。次に、このパターニングされたレジスト層をマスクとして、従来公知の任意好適な条件により、エッチングを行って、底面１４ｂｂに相当する領域に、凹部１４ｃｂを形成するとともに、底面１４ｂｂの一部領域を残存させて凸部１４ｃａを形成する。最後に、パターニングされたレジスト層を除去して、次の工程を行えばよい。

このようにすれば、第３の実施の形態の加速度センサチップパッケージを効率よく製造することができる。

〈第４の実施の形態〉
（加速度センサチップパッケージの構成）
図１２（Ａ）及び（Ｂ）を参照して、この発明の第４の実施の形態の構成例につき説明する。

第４の実施の形態の加速度センサチップパッケージは、可動部１４の底面１４ｂｂに、接着防止構造１４ｄを有している点は、第３の実施の形態と同様である。この接着防止構造１４ｄは、底面１４ｂｂから突出する突起部１４ｄにより構成されている。

なお、第４の実施の形態の加速度センサチップパッケージの構成は、かかる可動部１４の底面１４ｂｂの構成以外には、上述した実施の形態の構成と実質的な差異がない。

そこで、ここでは、第１の実施の形態の加速度センサチップパッケージの構成と組み合わせた構成例を図示し、第１の実施の形態と同様の他の構成については簡単に説明するにとどめる。

図１２（Ａ）は、加速度センサチップパッケージを下面側からみた平面図である。なお、可動部の構造を主として説明をするために、実際には存在する基板の図示を省略してある。

図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ’で示した一点鎖線で切断した、基板を含む切り口を示す模式的な図である。

図１２（Ａ）及び（Ｂ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。また、加速度センサチップ１１は、フレーム部１３を含んでいる。

加速度センサチップ１１は、開口部１６を具えている。この例では、開口部１６は、フレーム部１３が囲む貫通孔として設けられている。

加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動（錘）部１４ｂとを有している。可動部１４ｂは、梁部１４ａと一体的につながって可動に設けられている。

フレーム部１３からは、梁部１４ａが、開口部１６内に突出して、延在している。この梁部１４ａは肉薄で、しかも細幅にされている。

梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。

可動構造体１５は、例えば、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、同様に、一体的につながっている。このつながっている部分により、フレーム部１３は梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。

可動部１４ｂがフレーム部１３と直接的に接触しないようにするために、及び梁部１４ａによって当該運動が抑制されないようにするために、可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。

この加速度センサチップパッケージ１０は、加速度センサチップ１１の上面（又は下面）方向からみた平面的な外形寸法と同一サイズのパッケージとされている。

図１２（Ａ）及び（Ｂ）に示す構成例では、四角枠状のフレーム部１３の上面側の各辺の中心から開口部１６内に直角に突出した４つの部分からなる梁部１４ａが設けられている。

可動部１４ｂは、梁部１４ａの突出した４つの部分の先端側で支持されている。可動部１４ｂは、この例では、上面１４ｂａと、この上面１４ｂａと対向する底面１４ｂｂと、これら上面１４ｂａと底面１４ｂｂとの間の４つの側面とを有する立方体状としてある。すなわち、可動部１４ｂの平面的形状は四角形であって、梁部１４ａは、上面１４ｂａに相当する四角形の４辺の中央部分でそれぞれつながっている。

この第３の実施の形態の加速度センサチップパッケージ１０は、上述したように可動部１４の底面１４ｂｂ側に、接着防止構造１４ｄを有している。

この実施の形態の接着防止構造１４ｄは、第３の実施の形態と同様に、可動部１４ｂと基板１２とが接触して固着するのを防止するための構造である。

接着防止構造１４ｄは、底面１４ｂｂから突出する突起部１４ｄとして構成されている。突起部１４ｄは、複数が島状に設けられている。この例では、突起部１４ｄは、マトリクス状に３×３の９個が規則的に等間隔で配列されている。突起部１４ｄは、この例では、円柱状に形成されている。底面１４ｂｂから突出した突起部１４ｄの頂面と基板１２の上面１２ａとの距離は、距離Ｄとされている（詳細は後述する。）。

底面１４ｂｂの面積に対して、突起部１４ｄの占める面積、すなわち、突起部１４ｄの径等の形状要件は、特に限定されない。また、突起部１４ｄの設置数、相互の間隔、高さ等の設置条件は、可動部１４ｂの動作を妨げず、かつ所定の加速度を測定できることを条件として、任意好適な条件とすることができる。このとき、突起部１４ｄの頂面から基板１２の上面１２ａまでの距離Ｄは、加速度センサチップ１１の可動部１４ｂの所定の変位量を確保できるように、設定する。

このような構成により、例え、可動部１４ｂが基板１２に接触してしまったとしても、可動部１４ｂと基板１２とは、突起部１４ｄの頂面のみが接触する。すなわち、接触面積を極めて小さいものとすることができる。従って、この実施の形態の加速度センサパッケージによれば、上述の第１及び第２の加速度センサパッケージの構成により得られる効果に加えて、可動部１４ｂと基板１２との固着を防止することができる。

梁部１４ａには、検出素子１９が設けられている。これら検出素子１９は、この可動構造体１５の変位量（加速度）を検出するための素子である。

さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。

フレーム部１３上には、リング部２０が、開口部１６、すなわち間隙１６ａを囲んで、かつフレーム部１３が開口部１６を画成する端縁から離間して設けられている。

リング部２０の上面２０ａには、薄板状部材３０が、例えば、任意好適な接着材（図示せず。）により接合されている。

フレーム部１３上に設けられているリング部２０よりも外側に位置するフレーム部１３の外側領域１３ａには、複数の電極パッド１８が設けられている。この電極パッド１８は、フレーム部１３から露出して設けられている。

電極パッド１８は、梁部１４ａのピエゾ抵抗素子１９と、電気的に接続されている。

再配線層１７は、外側領域１３ａ上に延在して、設けられている。この再配線層１７は、複数の配線部１７ａを含んでいる。これら配線部１７ａの一端側には、上述した電極パッド１８が電気的に接続されている。また、配線部１７ａの他端側には、外部端子７０が電気的に接続されている。

従って、外部端子７０は、再配線層１７、この再配線層１７に接続されている電極パッド１８、この電極パッド１８を接続されている、図示しない配線を経て、ピエゾ抵抗素子１９と、電気的に接続されている。

この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。

加速度センサチップ１１上には、封止部５０が、設けられている。この封止部５０は、リング部２０、薄板状部材３０、電極パッド１８及び再配線層１７を封止している。封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。

加速度センサチップ１１は、例えば接着材（図示せず。）により基板１２に接合されている。基板１２は、上面１２ａと、この上面１２ａと対向する下面１２ｂとを有している。

基板１２の接合は、具体的には、加速度センサチップ１１の下面、すなわちフレーム部１３の下面１３ｂに、開口部１６（間隙１６ａ）を下面１３ｂ側から覆う基板１２の上面１２ａが接合されることにより行われている。

この第４の実施の形態の構成例は、第１及び第２の実施の形態の加速度センサチップパッケージの構成のいずれとも組み合わせることができる。さらにいえば、この実施の形態の接着防止構造は、あらゆる加速度センサチップの可動部に適用することができる。

（加速度センサチップパッケージの製造方法）
次に、上述した第４の実施の形態の加速度センサチップパッケージ１０の製造方法について説明する。

なお、可動部１４ｂの底面１４ｂｂの成形工程以外の工程には、上述した第１及び第２の実施の形態の製造工程と実質的な差異がない。従って、可動部１４ｂの底面１４ｂｂの成形工程についてのみ詳細に説明し、第１及び第２の実施の形態と同様の他の工程についてはその説明を省略する。

以下、可動部１４ｂの製造工程につき、図１２（Ａ）及び（Ｂ）を参照して説明する。

可動構造体１５を、従来公知のホトリソグラフィ工程、エッチング工程等により、シリコンウェハ８０を加工することにより、一体的に形成する。すなわち、チップ領域８０ｃ内に、加速度センサの本質的な機能を担う可動構造体１５を作り込む。

この可動構造体１５を作り込む工程は、可動部１４ｂと、この可動部１４ｂを支持する梁部１４ａとを作り込む工程である。可動部１４ｂの底面１４ｂｂ側も、従来公知のホトリソグラフィ工程、エッチング工程等により、可動部１４ｂが任意好適な厚さとなり、かつ上述した高さＤが、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できるように成形される。

この実施の形態の可動部１４ｂの底面１４ｂｂには、接触防止構造１４ｄ、すなわち複数の突起部１４ｄを形成する。この突起部１４ｄは、任意好適な従来公知のプロセス、すなわち、レジスト層の形成、ホトリソグラフィ工程によるレジストパターンのパターニング及びエッチング工程等を組み合わせて形成することができる。

突起部１４ｄの形成は、第１の実施の形態で説明したフラットな底面１４ｂｂを形成した後に、改めて、ホトリソグラフィ工程及びエッチング工程を行うものとすることができる。

具体的には、フラットな形状に形成された底面１４ｂｂを含む成形対象とならない領域上に、レジスト層を形成する。次いで、このレジスト層を、突起部１４ｄが形成される領域のみを覆い、底面１４ｂｂ他の部分領域を覆わないレジストパターンを、ホトリソグラフィ工程により、パターニングする。この例では、円柱状のレジストが水玉模様にパターニングされたパターンを底面１４ｂｂに形成する。この例では、レジストパターンは、マトリクス状に３×３の９個のドットが規則的に等間隔で配列される。

次に、このパターニングされたレジスト層をマスクとして、従来公知の任意好適な条件により、底面１４ｂｂのマスクから露出している部分領域をエッチングして突起部１４ｄを形成する。すなわち、残存した底面１４ｂｂが突起部１４ｄの頂面となる。また、エッチングされて、突起部１４ｄの頂面より１段低くなった面を、第２底面１４ｅとも称する。

最後に、パターニングされたレジスト層を除去して、以下のの工程を行えばよい。

このようにして、第４の実施の形態の加速度センサチップパッケージを効率的に製造することができる。

〈第５の実施の形態〉
（加速度センサチップパッケージの構成）
図１３（Ａ）、（Ｂ）及び（Ｃ）を参照して、この発明の第５の実施の形態の構成例につき説明する。

第５の実施の形態の加速度センサチップパッケージは、可動部１４の底面１４ｂｂに対向する、基板１２の上面１２ａ側に、基板接着防止構造１２ｃを有していることを特徴としている。

なお、第５の実施の形態の加速度センサチップパッケージの構成は、基板の基板接着防止構造１２ｃの構成以外には、上述した他の実施の形態の構成と実質的な差異がない。

そこで、ここでは、第１の実施の形態の加速度センサチップパッケージの構成と組み合わせた構成例を図示し、第１の実施の形態と同様の他の構成については簡単な説明にとどめる。

図１３（Ａ）は、加速度センサチップパッケージの基板を上面側からみた平面図である。なお、基板の構造を主として説明をするために、実際には存在する基板より上側の構成の図示を省略してある。

図１３（Ｂ）は、加速度センサチップパッケージを、図１３（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。

図１３（Ｃ）は、加速度センサチップパッケージを、図１３（Ａ）のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す模式的な図である。

図１３（Ａ）、（Ｂ）及び（Ｃ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。また、加速度センサチップ１１は、フレーム部１３を含んでいる。

加速度センサチップ１１は、開口部１６を具えている。この例では、開口部１６は、フレーム部１３が囲む貫通孔として設けられている。

加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動（錘）部１４ｂとを有している。可動部１４ｂは、梁部１４ａと一体的につながって可動に設けられている。

フレーム部１３からは、梁部１４ａが、開口部１６内に突出して、延在している。この梁部１４ａは肉薄で、しかも細幅にされている。梁部１４ａは、可動部１４ｂの運動時に撓む可撓部である。

梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。

可動構造体１５は、例えば、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、同様に、一体的につながっている。このつながっている部分により、フレーム部１３は梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。

可動部１４ｂがフレーム部１３と直接的に接触しないようにするために、及び梁部１４ａによって当該運動が抑制されないようにするために、可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。

この加速度センサチップパッケージ１０は、加速度センサチップ１１の上面（又は下面）方向からみた平面的な外形寸法と同一サイズのパッケージとされている。

図１３（Ａ）、（Ｂ）及び（Ｃ）に示す構成例では、４つの部分からなる梁部１４ａが設けられている。梁部１４ａは、四角枠状のフレーム部１３の上面側の各辺の中心から開口部１６内に直角に突出している。

可動部１４ｂは、梁部１４ａの突出した４つの部分の先端側で支持されている。可動部１４ｂは、この例では、上面１４ｂａと、この上面１４ｂａと対向する底面１４ｂｂと、これら上面１４ｂａと底面１４ｂｂとの間の４つの側面とを有する立方体状としてある。すなわち、可動部１４ｂの平面的形状は四角形であって、梁部１４ａは、上面１４ｂａに相当する四角形の４辺の中央部分でそれぞれつながっている。

梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。

この可動部１４ｂの上面１４ｂａの高さは、フレーム部１３の高さとほぼ同一としてあり、可動部１４ｂの厚さＡは、フレーム部１３の厚さＢよりも小さくしてある。すなわち、可動部１４ｂは、梁部１４ａにより、開口部１６の中空に支持されている。

可動構造体１５は、例えば、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、同様に、一体的につながっている。このつながっている部分により、フレーム部１３は梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。

可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。

梁部１４ａには、検出素子１９が設けられている。これら検出素子１９は、この可動構造体１５の変位量（加速度）を検出するための素子である。

さらに検出素子１９のそれぞれには、信号を外部に出力するか、又は検出素子１９に信号を入力するための配線が接続されている（図示せず。）。

フレーム部１３上には、リング部２０が、開口部１６、すなわち間隙１６ａを囲んで、かつフレーム部１３が開口部１６を画成する端縁から離間して設けられている。

リング部２０の上面２０ａには、薄板状部材３０が、例えば、任意好適な接着材（図示せず。）により接合されている。

フレーム部１３上に設けられているリング部２０よりも外側に位置するフレーム部１３の外側領域１３ａには、複数の電極パッド１８が設けられている。この電極パッド１８は、フレーム部１３から露出して設けられている。

電極パッド１８は、梁部１４ａの検出素子１９と、電気的に接続されている。

再配線層１７は、外側領域１３ａ上に延在して、設けられている。この再配線層１７は、複数の配線部１７ａを含んでいる。これら配線部１７ａの一端側には、上述した電極パッド１８が電気的に接続されている。また、配線部１７ａの他端側には、外部端子７０が電気的に接続されている。

従って、外部端子７０は、再配線層１７、この再配線層１７に接続されている電極パッド１８、この電極パッド１８を接続されている、図示しない配線を経て、検出素子１９と、電気的に接続されている。

この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。

加速度センサチップ１１上には、封止部５０が、設けられている。この封止部５０は、リング部２０、薄板状部材３０、電極パッド１８及び再配線層１７を封止している。封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。

加速度センサチップ１１は、例えば接着材（図示せず。）により基板１２に接合されている。基板１２は、上面１２ａと、この上面１２ａと対向する下面１２ｂとを有している。

基板接着防止構造１２ｃは、基板１２の上面１２ａに形成されている基板凹部１２ｃｂと、この基板凹部１２ｃｂから突出する凸部１２ｃａにより構成されている。基板凹部１２ｃｂの平面的な面積は、この例では、可動部１４ｂとの底面１４ｂｂと同一の形状で、かつ基板１２の上面１２ａにおいてほぼ同一面積を占めている。この面積は、底面１４ｂｂの面積よりも若干大きく設定するのが好ましい。また、基板凹部１２ｃｂは、可動部１４ｂの底面１４ｂｂの直下に対向するように位置合わせされている。すなわち、底面１４ｂｂの輪郭が、基板凹部１２ｃｂの輪郭内に収まるように、位置合わせして、接合されている。

基板凹部１２ｃｂ内には、基板１２と一体として基板凸部１２ｃａが設けられている。基板凸部１２ｃａは、上に凸の球面により画成されている。その曲率は、適宜好適なものとできる。基板凸部１２ｃａの頂点、すなわち、最も高さが高くなる点は、底面１４ｂｂの中心点直下で対向する位置に、位置合わせするのがよい。基板凸部１２ｃａの頂点の高さと、可動部１４の底面１４ｂｂとの距離Ｄは、可動部１４ｂの所定の変位量を確保できるように、設定する。この例では、基板凸部１２ｃａの頂点の高さを、基板１２の上面１２ａの高さとほぼ等しくする例を図示してある。しかしながら、この発明は、かかる構成例に限定されず、距離Ｄを上述した適切な距離とすることができる限り、例えば、基板凸部１２ｃａの頂点の高さを、基板１２の上面１２ａの高さよりも低くしてもよいし、また、高くしてもよい。すなわち、基板１２の上面１２ａ上に、別体として、又は一体として、直接的に、基板凸部１２ｃａを設けてもよい。

従って、この実施の形態の加速度センサパッケージによれば、上述の第１〜第４の加速度センサパッケージの構成により得られる効果に加えて、基板１２と可動部１４ｂとの固着を防止することができる。

この第５の実施の形態の構成例は、上述した第１から第４の実施の形態の加速度センサチップパッケージの構成のいずれとも組み合わせることができる。さらにいえば、この実施の形態の接着防止構造は、あらゆる加速度センサチップの可動部に適用することができる。

（加速度センサチップパッケージの製造方法）
次に、上述した第５の実施の形態の加速度センサチップパッケージ１０の製造方法について説明する。

なお、基板接着防止構造１２ｃの形成工程以外の工程には、上述した第１〜第４の実施の形態の製造工程と実質的な差異がない。従って、ここでは、基板接着防止構造１２ｃの形成工程についてのみ詳細に説明する。

以下、基板接着防止構造１２ｃの形成工程につき、図１３（Ａ）、（Ｂ）及び（Ｃ）を参照して説明する。

なお、この例では、基板１２は、ガラス基板とする例を説明する。基板接着防止構造１２ｃは、接合時に、加速度センサチップが作り込まれているシリコンウェハの、可動部１４ｂの底面１４ｂｂに対応する位置に合わせて、形成する。基板接着防止構造１２ｃは、複数がマトリクス状に、基板１２に作り込まれる。

基板接着防止構造１２ｃ、すなわち、基板凹部１２ｃｂ及び基板凸部１２ｃａは、従来公知のホトリソグラフィ工程、及びこれに続くエッチング工程、又は機械的な研削工程により、ガラス基板を加工して、上述した構造を有する基板凸部１２ｃａ及び基板凹部１２ｃｂを一体的に形成することができる。

また、上述したように、基板１２上に、直接的に基板凸部１２ｃａを形成することもできる。具体的には、ガラス基板１２の上面１２ａ上であって、基板凸部１２ｃａが形成される所定の位置に、レジスト材料を滴下する。このレジスト材料は、硬化時において、その表面張力により、形成されるべき基板凸部１２ｃａと同一形状、かつ同一容積のレジストパターンとなる、粘度等の物性を有する材料を選択するのがよい。

次いで、このレジストパターンをマスクとして、スパッタエッチングを行う。すると、基板１２の上面１２ａは、削られて１段低くなり、かつレジストパターンも削られる。このようにすれば、レジストパターンが設けられていた領域には、レジストパターンとほぼ同一形状かつ同一体積の基板凸部１２ｃａを、一段低くなった上面１２ａ上に形成することができる。

このように製造された基板１２の基板凸部１２ｃａを、可動構造体１５が作り込まれたシリコンウェハとの可動部１４ｂの底面１４ｂｂに対応する位置に合わせて、接合する。

然る後、上述した第１〜第４の実施の形態と同様に、ＷＣＳＰプロセスによるパッケージングを行えばよい。。

このようにすれば、第５の実施の形態の加速度センサチップパッケージを効率的に製造することができる。

（Ａ）図は、加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、最も表面に位置している封止部の図示を省略してある。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。 （Ａ）図は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）図は、ウェハレベルで製造途中の加速度センサチップパッケージを、（Ａ）図のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。 （Ａ）及び（Ｂ）は、図２から続く模式的な説明図である。 （Ａ）及び（Ｂ）は、図３から続く模式的な説明図である。 （Ａ）及び（Ｂ）は、図４から続く模式的な説明図である。 （Ａ）及び（Ｂ）は、図５から続く模式的な説明図である。 （Ａ）、（Ｂ）及び（Ｃ）は、図６から続く模式的な説明図である。 （Ａ）図は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。 （Ａ）図は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）図は、ウェハレベルで製造途中の加速度センサチップパッケージを、（Ａ）図のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。 （Ａ）図及び（Ｂ）図は、図９から続く模式的な図である。 （Ａ）図は、加速度センサチップパッケージを下面側からみた平面図である。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した、基板を含む切り口を示す模式的な図である。 （Ａ）図は、加速度センサチップパッケージを下面側からみた平面図である。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した、基板を含む切り口を示す模式的な図である。 （Ａ）図は、加速度センサチップパッケージの基板を上面側からみた平面図である。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。（Ｃ）図は、（Ａ）図のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す模式的な図である。 従来技術の説明図である。

符号の説明

１０、１００：加速度センサチップパッケージ
１１、１１０：加速度センサチップ
１２、１２０：基板
１２ａ：上面
１２ｂ：下面
１２ｃ：基板接着防止構造
１２ｃａ：基板凸部
１２ｃｂ：基板凹部
１３：フレーム部
１３ａ：外側領域
１４ａ：梁部
１４ｂ：可動（錘）部
１４ｂａ：上面
１４ｂｂ：底面
１４ｃ：接着防止構造
１４ｃａ：凸部
１４ｃｂ：凹部
１４ｄ：突起部
１５、１１４：可動構造体
１６：開口部
１６ａ：間隙
１７：再配線層
１７ａ：配線部
１７ａａ：第１配線部
１７ａｂ：第２配線部
１８、１１２：電極パッド
１８ａ：第１電極パッド
１８ｂ：第２電極パッド
１９：検出素子（ピエゾ抵抗素子）
２０：リング部
２０ａ：上面
３０：薄板状部材
３２：センサ制御チップ
３４：センサ制御電極パッド
４０：電極ポスト
４０ａ：頂面
５０：封止部
６０：半田ボール
７０、１５０：外部端子
８０：シリコンウェハ
８０ａ：第１の面（表面）
８０ｂ：第２の面（裏面）
８０ｃ：チップ領域
９０、１６０：ボンディングワイヤ
１１６：封止基板
１２２：接着剤
１３０：保護カバー
１４０：閉空間

Claims (12)

1. 開口部を画成するフレーム部、前記フレーム部から前記開口部内に延在している梁部、及び前記開口部内に納められていて、前記梁部により可動に支持されている可動部を含む可動構造体、当該可動構造体の変位を検出する検出素子を有する加速度センサチップと、
   前記フレーム部上に接して、前記開口部を囲んで設けられている、閉環状のリング部と、
   前記リング部の上面に接合され、かつ前記可動構造体からは離間して、当該可動構造体を前記開口部の上面側から封止する薄板状部材と、
   前記リング部よりも外側である前記フレーム部の外側領域から露出する複数の電極パッドと、
   前記外側領域上に延在させて設けられていて、その一端側が前記電極パッドに電気的に接続されている複数の配線部を有する再配線層と、
   前記配線部の他端側に電気的に接続されていて、前記外側領域上に設けられている外部端子と、
   前記外部端子を露出させて、前記加速度センサチップ上に設けられていて、前記リング部、前記薄板状部材、前記電極パッド及び前記再配線層を封止する封止部と、
   前記加速度センサチップの下面に接して、前記開口部を前記下面側から封止する基板と
   を具えていることを特徴とする加速度センサチップパッケージ。
2. 前記薄板状部材は、センサ制御電極パッドを有しているセンサ制御チップであり、当該センサ制御チップは、前記センサ制御電極パッドを露出させて、前記リング部の上面に設けられていて、
   前記電極パッドは、前記検出素子と接続されている第１の電極パッド及び第２の電極パッドを含んでいて、
   前記再配線層は、その一端が前記第１の電極パッドに接続され、かつ他端が前記外部端子に接続されている第１配線部、及びその一端が前記第２の電極パッドに接続され、かつ他端が前記外部端子に接続されている第２配線部とを含んでいて、
   前記センサ制御電極パッド及び前記第２電極パッドを電気的に接続するボンディングワイヤをさらに具えていることを特徴とする請求項１に記載の加速度センサチップパッケージ。
3. 前記外部端子は、前記配線部の他端側に電気的に接続され、その頂面が前記封止部から露出されている電極ポストと、露出した前記電極ポストの頂面上に電気的に接続されている半田ボールであることを特徴とする請求項１又は２に記載の加速度センサチップパッケージ。
4. 前記可動部の底面には、ストライプ状の凹部及び凸部が設けられていることを特徴とする請求項１〜３のいずれか一項に記載の加速度センサチップパッケージ。
5. 前記可動部の底面には、当該底面から突出する複数の島状の突起部が設けられていることを特徴とする請求項１〜３のいずれか一項に記載の加速度センサチップパッケージ。
6. 前記基板は、前記可動部の底面の直下に相当する領域に、球面状に突出する凸部を納める凹部が設けられているガラス基板であることを特徴とする請求項１〜５のいずれか一項に記載の加速度センサチップパッケージ。
7. 複数の電極パッド及び可動構造体を含む複数の前駆加速度センサをマトリクス状に作り込んだ半導体基板を準備する工程と、
   前記半導体基板の下面側全面に、基板を接合する工程と、
   前記半導体基板上に、複数の閉環状のリング部を、前記複数の可動構造体をそれぞれ囲むように、接合する工程と、
   前記リング部の上面に、前記半導体基板からは離間して、前記リング部と相俟って前記可動構造体を半導体基板の上面側から封止する複数の薄板状部材を接合する工程と、
   前記リング部よりも外側である前記半導体基板上に延在させて設けられていて、その一端側が前記電極パッドに電気的に接続されている複数の配線部を有する再配線層を形成する工程と、
   前記リング部よりも外側である前記半導体基板上に設けられていて、前記配線部の他端側に電気的に接続される外部端子を形成する工程と、
   前記半導体基板上に、前記リング部、前記薄板状部材、前記電極パッド、及び前記再配線を封止し、かつ前記外部端子を露出して、封止部を形成する工程と、
   隣接する前記前駆加速度センサ同士の間隙である、前記封止部、前記半導体基板及び前記第２の基板を切断して、個片化する工程と
   を含むことを特徴とする加速度センサパッケージの製造方法。
8. 前記薄板状部材を接合する工程は、センサ制御電極パッドを有しているセンサ制御チップを、前記センサ制御電極パッドを露出させて、前記リング部の上面に接合する工程であり、
   前記再配線層を形成する工程は、その一端が第１の電極パッドに接続されている第１配線部、及びその一端が第２の電極パッドに接続されている第２配線部とを含む再配線層を形成する工程であり、
   前記外部端子を形成する工程は、前記第１配線部及び第２配線部それぞれの他端に接続される外部端子を形成する工程であり、
   前記センサ制御電極パッド及び前記第２電極パッドを、ボンディングワイヤで電気的に接続する工程をさらに含むことを特徴とする請求項７に記載の加速度センサチップパッケージの製造方法。
9. 前記外部端子を形成する工程は、前記配線部の他端側に電気的に接続され、その頂面が前記封止部から露出する電極ポストと、露出した当該電極ポストの頂面上に電気的に接続されている半田ボールを形成する工程であることを特徴とする請求項７又は８に記載の加速度センサチップパッケージの製造方法。
10. 前記半導体基板を準備する工程は、底面にストライプ状の凹部及び凸部が設けられた可動部及び当該可動部を可動とする梁部を有する可動構造体、及び複数の電極パッドを含む複数の予備加速度センサをマトリクス状に作り込む工程であることを特徴とする請求項７〜９のいずれか一項に記載の加速度センサチップパッケージの製造方法。
11. 前記半導体基板を準備する工程は、底面から突出する複数の島状の突起部が設けられた可動部及び当該可動部を可動とする梁部を有する可動構造体、及び複数の電極パッドを含む複数の予備加速度センサをマトリクス状に作り込む工程であることを特徴とする請求項７〜１０のいずれか一項に記載の加速度センサチップパッケージの製造方法。
12. 前記基板を接合する工程は、球面状に突出する凸部を納める複数の凹部が設けられているガラス基板を、前記可動部の底面の直下に相当する領域に位置合わせして接合する工程であることを特徴とする請求項７〜１１のいずれか一項に記載の加速度センサチップパッケージの製造方法。

Images