JP3440136B2 - 集合電子部品 - Google Patents
集合電子部品Info
- Publication number
- JP3440136B2 JP3440136B2 JP15097394A JP15097394A JP3440136B2 JP 3440136 B2 JP3440136 B2 JP 3440136B2 JP 15097394 A JP15097394 A JP 15097394A JP 15097394 A JP15097394 A JP 15097394A JP 3440136 B2 JP3440136 B2 JP 3440136B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cover body
- wall portion
- upright wall
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本願発明は、たとえばハイブリッ
ドＩＣやマルチチップモジュール等、基板上に複数種
類、複数個の電子部品を搭載して一定の機能を達成する
ように構成される集合電子部品に関する。
ドＩＣやマルチチップモジュール等、基板上に複数種
類、複数個の電子部品を搭載して一定の機能を達成する
ように構成される集合電子部品に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】たと
えば、電界効果トランジスタ（ＦＥＴ）を搭載部品の一
部に採用してハイブリッドＩＣを構成する場合がある。
この場合、ＦＥＴは気密封止する必要があることから、
あらかじめチップがセラミックパッケージ内に封止され
ている。したがって、ハイブリッドＩＣとしての基板上
には、セラミックパッケージされたＦＥＴがそのリード
を基板上の配線パターンにハンダ付けすることによって
搭載されることになる。
えば、電界効果トランジスタ（ＦＥＴ）を搭載部品の一
部に採用してハイブリッドＩＣを構成する場合がある。
この場合、ＦＥＴは気密封止する必要があることから、
あらかじめチップがセラミックパッケージ内に封止され
ている。したがって、ハイブリッドＩＣとしての基板上
には、セラミックパッケージされたＦＥＴがそのリード
を基板上の配線パターンにハンダ付けすることによって
搭載されることになる。
【０００３】ところで、セラミックパッケージ型ＦＥＴ
とこれを用いたハイブリッドＩＣの双方を製造する能力
をもつ製造者にとっては、ＦＥＴチップをいったんセラ
ミックパッケージ内に封止する工程と、こうして得られ
たＦＥＴをハイブリッドＩＣ基板上にハンダ付けすると
いう工程を経て上記ハイブリッドＩＣを製造していたの
であり、工程が複雑であるとともに、ＦＥＴに関して電
気的接続部分が増えてこれがハイブリッドＩＣの信頼性
の向上を阻害する要因となっていた。また、セラミック
パッケージ型のＦＥＴにはリードが必然的に付属してお
り、これをハンダを用いてハイブリッドＩＣ基板に固定
した状態において、ＦＥＴの周波数特性が悪化する問題
もあった。
とこれを用いたハイブリッドＩＣの双方を製造する能力
をもつ製造者にとっては、ＦＥＴチップをいったんセラ
ミックパッケージ内に封止する工程と、こうして得られ
たＦＥＴをハイブリッドＩＣ基板上にハンダ付けすると
いう工程を経て上記ハイブリッドＩＣを製造していたの
であり、工程が複雑であるとともに、ＦＥＴに関して電
気的接続部分が増えてこれがハイブリッドＩＣの信頼性
の向上を阻害する要因となっていた。また、セラミック
パッケージ型のＦＥＴにはリードが必然的に付属してお
り、これをハンダを用いてハイブリッドＩＣ基板に固定
した状態において、ＦＥＴの周波数特性が悪化する問題
もあった。
【０００４】また、ＧａＡｓ半導体素子等、気密封止が
必要な素子を含む複数個の電子部品が搭載される、特に
高周波型の回路を構成するマルチチップモジュールにお
いては、図７に示すように、周囲が一定高さの凸壁ａで
囲まれたセラミックパッケージ基板ｂ上に所定の半導体
素子ｃをボンディングするとともに必要なワイヤボンデ
ィングを行い、このセラミックパッケージ基板ｂの上面
開口を同じくセラミック製の蓋部材ｄで封止した形態を
もつものがある。
必要な素子を含む複数個の電子部品が搭載される、特に
高周波型の回路を構成するマルチチップモジュールにお
いては、図７に示すように、周囲が一定高さの凸壁ａで
囲まれたセラミックパッケージ基板ｂ上に所定の半導体
素子ｃをボンディングするとともに必要なワイヤボンデ
ィングを行い、このセラミックパッケージ基板ｂの上面
開口を同じくセラミック製の蓋部材ｄで封止した形態を
もつものがある。
【０００５】しかしながら、上記の構成をもつマルチチ
ップモジュールは、パッケージ基板が比較的大きいため
に上記蓋部材で封止するべき周囲長さが長いため、完全
な密封が困難であるという問題がある。また、ワイヤボ
ンディングの品質に悪影響を及ぼすことになる等の理由
により、同一のパッケージ基板上にチップ抵抗器等の他
のチップ部品をハンダ付けによって搭載することが不適
となる。そのため、使用しうる電子部品の種類が限ら
れ、マルチチップモジュールとしての構成の自由度が制
限されてしまうという問題もある。
ップモジュールは、パッケージ基板が比較的大きいため
に上記蓋部材で封止するべき周囲長さが長いため、完全
な密封が困難であるという問題がある。また、ワイヤボ
ンディングの品質に悪影響を及ぼすことになる等の理由
により、同一のパッケージ基板上にチップ抵抗器等の他
のチップ部品をハンダ付けによって搭載することが不適
となる。そのため、使用しうる電子部品の種類が限ら
れ、マルチチップモジュールとしての構成の自由度が制
限されてしまうという問題もある。
【０００６】本願発明は、上記した事情のもとで考え出
されたものであって、気密封止するべき電子部品が搭載
される集合電子部品において、その気密封止をより確実
に達成することができるとともに、他のチップ部品をハ
ンダ付けによっても問題なく搭載することができ、しか
も、工程の簡略化および信頼性の向上をも達成できるよ
うにすることをその課題としている。
されたものであって、気密封止するべき電子部品が搭載
される集合電子部品において、その気密封止をより確実
に達成することができるとともに、他のチップ部品をハ
ンダ付けによっても問題なく搭載することができ、しか
も、工程の簡略化および信頼性の向上をも達成できるよ
うにすることをその課題としている。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の各技術的手段を講じている。
め、本願発明では、次の各技術的手段を講じている。
【０００８】すなわち、本願の請求項１に記載した発明
は、基板上に複数種類の電子部品または電子素子が搭載
されてなる集合電子部品であって、上記基板上にチップ
ボンディングおよびワイヤボンディングを施すことによ
って搭載された特定の電子素子のみをカバー体を用いて
気密封止している一方、上記特定電子素子は上記基板上
の上記カバー体で囲まれた領域に形成されたパッドに対
してワイヤボンディングによって結線されるとともに、
上記パッドはスルーホールを介して上記基板の裏面に形
成された配線パターンに導通させられており、かつ、上
記カバー体は、導電性材料で形成されるとともに、基板
表面に形成されたグランドパターンに接続されているこ
とを特徴としている。
は、基板上に複数種類の電子部品または電子素子が搭載
されてなる集合電子部品であって、上記基板上にチップ
ボンディングおよびワイヤボンディングを施すことによ
って搭載された特定の電子素子のみをカバー体を用いて
気密封止している一方、上記特定電子素子は上記基板上
の上記カバー体で囲まれた領域に形成されたパッドに対
してワイヤボンディングによって結線されるとともに、
上記パッドはスルーホールを介して上記基板の裏面に形
成された配線パターンに導通させられており、かつ、上
記カバー体は、導電性材料で形成されるとともに、基板
表面に形成されたグランドパターンに接続されているこ
とを特徴としている。
【０００９】好ましい実施例において上記カバー体は、
上記基板上の上記特定電子素子を所定高さで取り囲む直
立壁部と、この直立壁部の上部開口を塞ぐ蓋部とを有し
た形態をもっており（請求項２）、かつ、このカバー体
の上記直立壁部と上記蓋部とは、一体であっても、別体
のものを組立て段階において接合するようにしたもので
あってもよい（請求項３）。
上記基板上の上記特定電子素子を所定高さで取り囲む直
立壁部と、この直立壁部の上部開口を塞ぐ蓋部とを有し
た形態をもっており（請求項２）、かつ、このカバー体
の上記直立壁部と上記蓋部とは、一体であっても、別体
のものを組立て段階において接合するようにしたもので
あってもよい（請求項３）。
【００１０】
【００１１】
【００１２】
【発明の作用および効果】本願発明の集合電子部品にお
いては、基板上に搭載される複数種類、複数個の電子部
品のうち、気密封止をするべき特定の電子素子のみを、
カバー体を用いて封止している。したがって、気密封止
するべき範囲が限定されているために上記カバー体も小
型軽量のものでよく、また、カバー体と基板との間を気
密接続する長さも短くなり、封止の完全性を図ることが
できるようになる。
いては、基板上に搭載される複数種類、複数個の電子部
品のうち、気密封止をするべき特定の電子素子のみを、
カバー体を用いて封止している。したがって、気密封止
するべき範囲が限定されているために上記カバー体も小
型軽量のものでよく、また、カバー体と基板との間を気
密接続する長さも短くなり、封止の完全性を図ることが
できるようになる。
【００１３】たとえば、上記特定電子素子がＦＥＴ素子
である場合、本願発明によれば、このＦＥＴ素子を基板
上の特定領域にボンディングするとともに所定のワイヤ
ボンディングを施すことによって集合電子部品としての
基板上に搭載することができるので、従来のように、Ｆ
ＥＴ素子をまずセラミックパッケージ内に封止し、そう
してさらにこのセラミックパッケージ型ＦＥＴをそのリ
ードを基板にハンダ付けすることにより搭載することに
比較し、工程が簡略化されるし、基板に対する電気的導
通の確実性が向上する。
である場合、本願発明によれば、このＦＥＴ素子を基板
上の特定領域にボンディングするとともに所定のワイヤ
ボンディングを施すことによって集合電子部品としての
基板上に搭載することができるので、従来のように、Ｆ
ＥＴ素子をまずセラミックパッケージ内に封止し、そう
してさらにこのセラミックパッケージ型ＦＥＴをそのリ
ードを基板にハンダ付けすることにより搭載することに
比較し、工程が簡略化されるし、基板に対する電気的導
通の確実性が向上する。
【００１４】そして、上記特定電子素子に限定してその
周囲がカバー体によって気密封止されているので、基板
上のその他の領域には何ら問題なく、他のチップ部品等
をハンダ付けによって簡便に搭載することができる。し
たがって、集合電子部品を構成するために用いる電子部
品の形態および種類が増大し、集合電子部品の構成の自
由度が従来に比較して飛躍的に向上する。
周囲がカバー体によって気密封止されているので、基板
上のその他の領域には何ら問題なく、他のチップ部品等
をハンダ付けによって簡便に搭載することができる。し
たがって、集合電子部品を構成するために用いる電子部
品の形態および種類が増大し、集合電子部品の構成の自
由度が従来に比較して飛躍的に向上する。
【００１５】上記カバー体は、基板上の上記特定電子素
子を所定高さで囲む直立壁部と、この直立壁部の上部開
口を塞ぐ蓋部を有する形態のものが好適に用いられ（請
求項２）、上記直立壁部と上記蓋部とが一体に形成され
る場合には、部品点数が削減されて組立てがさらに簡便
に行えるし、上記直立壁部と上記蓋部とが別体に形成さ
れる場合には、直立壁部の内部に上記特定電子素子をボ
ンディングするとともに所定のワイヤボンディングをし
て状態において検査をした後、蓋部材によって開口を封
止するという組立て手順を採用して、信頼性の向上に資
することもできる。
子を所定高さで囲む直立壁部と、この直立壁部の上部開
口を塞ぐ蓋部を有する形態のものが好適に用いられ（請
求項２）、上記直立壁部と上記蓋部とが一体に形成され
る場合には、部品点数が削減されて組立てがさらに簡便
に行えるし、上記直立壁部と上記蓋部とが別体に形成さ
れる場合には、直立壁部の内部に上記特定電子素子をボ
ンディングするとともに所定のワイヤボンディングをし
て状態において検査をした後、蓋部材によって開口を封
止するという組立て手順を採用して、信頼性の向上に資
することもできる。
【００１６】上記カバー体の材質、および、このカバー
体を基板上に気密接続するための手段は問わない。カバ
ー体は、セラミック等の絶縁性材料のほか、アルミニウ
ム等の導電性金属を必要に応じて選択して用いることが
でき、このようなカバー体は、導電性または絶縁性接着
材等を必要に応じて選択して用いて基板上に気密接続さ
れる。
体を基板上に気密接続するための手段は問わない。カバ
ー体は、セラミック等の絶縁性材料のほか、アルミニウ
ム等の導電性金属を必要に応じて選択して用いることが
でき、このようなカバー体は、導電性または絶縁性接着
材等を必要に応じて選択して用いて基板上に気密接続さ
れる。
【００１７】さらに、本願発明においては、カバー体内
に配置される特定電子素子を電磁シールドするべく上記
カバー体を導電性材料で形成するとともに、このカバー
体を基板表面に形成したグランドパターンに接続してい
る。そして、上記特定電子素子は、カバー体で囲まれる
領域に形成したパッドに対してワイヤボンディングによ
り結線されるとともに、このパッドは、スルーホールを
介して基板裏面に形成された配線パターンに導通させら
れている。このように上記パッドをスルーホールを介し
て基板裏面に導通させる理由は、カバー体が載る基板面
に環状のグランドパターンを形成してこれに対して上記
カバー体を接続することにより、カバー体を基板に対し
て適正に気密接続できるようにするためである。
に配置される特定電子素子を電磁シールドするべく上記
カバー体を導電性材料で形成するとともに、このカバー
体を基板表面に形成したグランドパターンに接続してい
る。そして、上記特定電子素子は、カバー体で囲まれる
領域に形成したパッドに対してワイヤボンディングによ
り結線されるとともに、このパッドは、スルーホールを
介して基板裏面に形成された配線パターンに導通させら
れている。このように上記パッドをスルーホールを介し
て基板裏面に導通させる理由は、カバー体が載る基板面
に環状のグランドパターンを形成してこれに対して上記
カバー体を接続することにより、カバー体を基板に対し
て適正に気密接続できるようにするためである。
【００１８】このように構成することにより、上述した
作用効果に加えて、上記特定電子素子としてＦＥＴ等、
外部磁気に敏感な素子が選択される場合に、その性能特
性を保証することができる効果を奏する。すなわち、電
磁気の存在に左右されずに一定の特性を発揮しうる集合
電子部品を都合よく提供することが可能となるのであ
る。
作用効果に加えて、上記特定電子素子としてＦＥＴ等、
外部磁気に敏感な素子が選択される場合に、その性能特
性を保証することができる効果を奏する。すなわち、電
磁気の存在に左右されずに一定の特性を発揮しうる集合
電子部品を都合よく提供することが可能となるのであ
る。
【００１９】
【００２０】
【実施例の説明】以下、本願発明の実施例を、図面を参
照しつつ具体的に説明する。
照しつつ具体的に説明する。
【００２１】図１および図２は、本願発明の集合電子部
品１の第１の実施例を示す。セラミック等でできた所定
の大きさの基板２上には、種々の電子部品または電子素
子３が搭載される。そのうち、たとえば、ＦＥＴやＧａ
Ａｓ半導体素子等、気密封止が必要な高周波型の特定の
素子３ａのみが、カバー体４によって封止される。
品１の第１の実施例を示す。セラミック等でできた所定
の大きさの基板２上には、種々の電子部品または電子素
子３が搭載される。そのうち、たとえば、ＦＥＴやＧａ
Ａｓ半導体素子等、気密封止が必要な高周波型の特定の
素子３ａのみが、カバー体４によって封止される。
【００２２】上記基板２上には、これに搭載される電子
部品等が協働して一定の機能を達成する回路が形成され
るように、所定の配線パターン（図示略）が形成されて
いる。そして、その所定の部位を囲むようにして、上記
カバー体４の一部を形成する所定高さの枠状の直立壁部
４ａが形成される。
部品等が協働して一定の機能を達成する回路が形成され
るように、所定の配線パターン（図示略）が形成されて
いる。そして、その所定の部位を囲むようにして、上記
カバー体４の一部を形成する所定高さの枠状の直立壁部
４ａが形成される。
【００２３】上記直立壁部４ａは、上記基板２をアルミ
ナセラミック等のセラミックによって形成する場合、次
のようにして形成される。すなわち、グリーンシートの
状態において、タングステンペーストを用いた印刷法に
より、配線パターンが形成される。そして、その所定の
部位に、焼成前の半乾き状のセラミック材料でできた枠
状の直立壁部４ａが上記グリーンシート上に搭載され
る。そうして、この基板半製品を焼成固化することによ
り、上記直立壁部４ａが一体に搭載されるとともに、こ
の直立壁部４ａと基板上面との間に配線パターンが適正
に引き回されたものができあがる。タングステンペース
トが固化して形成された配線パターンの所定部位には、
後述のワイヤボンディングを適正に行うべく、たとえば
金メッキが施される。
ナセラミック等のセラミックによって形成する場合、次
のようにして形成される。すなわち、グリーンシートの
状態において、タングステンペーストを用いた印刷法に
より、配線パターンが形成される。そして、その所定の
部位に、焼成前の半乾き状のセラミック材料でできた枠
状の直立壁部４ａが上記グリーンシート上に搭載され
る。そうして、この基板半製品を焼成固化することによ
り、上記直立壁部４ａが一体に搭載されるとともに、こ
の直立壁部４ａと基板上面との間に配線パターンが適正
に引き回されたものができあがる。タングステンペース
トが固化して形成された配線パターンの所定部位には、
後述のワイヤボンディングを適正に行うべく、たとえば
金メッキが施される。
【００２４】そして、上記直立壁部４ａの内部におい
て、上記特定素子３ａがボンディングされるとともに、
その上面パッドと基板上の配線パターン６間がワイヤボ
ンディング７によって結線される。ついで、上記直立壁
部４ａの上部開口が、蓋部材４ｂによって気密状に封鎖
される。それには、たとえばＡｕ・Ｓｎハンダが好適に
用いられる。なお、この実施例の場合、上記カバー体４
の材質としては、上記基板２および上記直立壁部４ａと
同じアルミナセラミック等の絶縁性材料が好適である。
て、上記特定素子３ａがボンディングされるとともに、
その上面パッドと基板上の配線パターン６間がワイヤボ
ンディング７によって結線される。ついで、上記直立壁
部４ａの上部開口が、蓋部材４ｂによって気密状に封鎖
される。それには、たとえばＡｕ・Ｓｎハンダが好適に
用いられる。なお、この実施例の場合、上記カバー体４
の材質としては、上記基板２および上記直立壁部４ａと
同じアルミナセラミック等の絶縁性材料が好適である。
【００２５】上記Ａｕ・Ｓｎハンダは、融点が約２８０
ないし３００℃であり、密着性に優れるとともに、酸化
防止機能を持つという特性をもっている。したがって、
本願発明のように、カバー体４によって内部にチップ状
の電子素子を信頼性をもって気密封止するにはきわめて
好適である。
ないし３００℃であり、密着性に優れるとともに、酸化
防止機能を持つという特性をもっている。したがって、
本願発明のように、カバー体４によって内部にチップ状
の電子素子を信頼性をもって気密封止するにはきわめて
好適である。
【００２６】上記のようにして、特定電子素子３ａがカ
バー体４内に気密封止されるため、基板２上の他の領域
には、チップ抵抗器等の他のチップ部品３を問題なくハ
ンダ付けによって搭載可能である。ハンダ付け時の熱が
上記特定電子素子のワイヤボンディング部に悪影響を及
ぼしたり、ハンダがワイヤボンディング部に付着すると
いう不具合が生じないからである。また、ハンダの融点
は、上記Ａｕ・Ｓｎ合金よりも低いため、上記電子部品
のハンダ付けは、問題なく行える。これにより、集合電
子部品１の構成要素として選択できる電子部品あるいは
電子素子の範囲が広がり、集合電子部品１の構成の自由
度が飛躍的に高まる。
バー体４内に気密封止されるため、基板２上の他の領域
には、チップ抵抗器等の他のチップ部品３を問題なくハ
ンダ付けによって搭載可能である。ハンダ付け時の熱が
上記特定電子素子のワイヤボンディング部に悪影響を及
ぼしたり、ハンダがワイヤボンディング部に付着すると
いう不具合が生じないからである。また、ハンダの融点
は、上記Ａｕ・Ｓｎ合金よりも低いため、上記電子部品
のハンダ付けは、問題なく行える。これにより、集合電
子部品１の構成要素として選択できる電子部品あるいは
電子素子の範囲が広がり、集合電子部品１の構成の自由
度が飛躍的に高まる。
【００２７】図１および図２に示す第１の実施例では、
上記カバー体４は、直立壁部４ａと蓋部材４ｂとの２部
材構成としているが、図３および図４に示す第２の実施
例のように、直立壁部４ａと蓋部材４ｂとを一体化した
ものとすることもできる。このようにすると、部品点数
が減じられ、組立て工数もそれだけ簡略化される。
上記カバー体４は、直立壁部４ａと蓋部材４ｂとの２部
材構成としているが、図３および図４に示す第２の実施
例のように、直立壁部４ａと蓋部材４ｂとを一体化した
ものとすることもできる。このようにすると、部品点数
が減じられ、組立て工数もそれだけ簡略化される。
【００２８】図５は、本願発明の集合電子部品１の第３
の実施例の要部断面を示す。基板２上には、特定電子素
子である半導体チップ３ａがボンディングされている。
この半導体チップ３ａの近傍には、ワイヤボンディング
用パッド６ａが形成されており、このパッド６ａと上記
チップ３ａ上のパッド間がワイヤボンディング７によっ
て結線される。上記パッド６ａは、スルーホール８を介
して基板２の裏面に形成された配線パターン６に導通さ
せられている。なお、このスルーホール８は、基板の表
裏間の空気流通を阻止しうるように、たとえば樹脂等で
埋められる。
の実施例の要部断面を示す。基板２上には、特定電子素
子である半導体チップ３ａがボンディングされている。
この半導体チップ３ａの近傍には、ワイヤボンディング
用パッド６ａが形成されており、このパッド６ａと上記
チップ３ａ上のパッド間がワイヤボンディング７によっ
て結線される。上記パッド６ａは、スルーホール８を介
して基板２の裏面に形成された配線パターン６に導通さ
せられている。なお、このスルーホール８は、基板の表
裏間の空気流通を阻止しうるように、たとえば樹脂等で
埋められる。
【００２９】一方、上記半導体チップ３ａがボンディン
グされ、かつ上記ワイヤボンディング７がなされる領域
を囲むようにして、閉じたグランドパターン９が形成さ
れている。このグランドパターン９は、基板２の上記領
域を除く全面に形成される場合、この基板は、高周波特
性に優れたマイクロストリップ基板と同等の機能を発揮
するようになる。しかしながら、このクランドパターン
９は、後述するカバー体４の下面と基板２との間に挟ま
れる環状に形成してももちろんよい。
グされ、かつ上記ワイヤボンディング７がなされる領域
を囲むようにして、閉じたグランドパターン９が形成さ
れている。このグランドパターン９は、基板２の上記領
域を除く全面に形成される場合、この基板は、高周波特
性に優れたマイクロストリップ基板と同等の機能を発揮
するようになる。しかしながら、このクランドパターン
９は、後述するカバー体４の下面と基板２との間に挟ま
れる環状に形成してももちろんよい。
【００３０】上記グランドパターン９に載せるようにし
て、たとえば、コバール等の導電性材料でできたカバー
体４が導電性をもつ接合剤１０を用いることによって接
続される。このような接合剤１０としては、第１の実施
例において説明したＡｕ・Ｓｎハンダを好適に用いるこ
とができる。このＡｕ・Ｓｎハンダは、良好な導電性を
もっているとともに、前述したように、密着性に優れ、
しかも酸化防止機能に優れているからである。上記グラ
ンドパターン９は、基板上適宜引き回された後、グラン
ド用端子等に接続される。
て、たとえば、コバール等の導電性材料でできたカバー
体４が導電性をもつ接合剤１０を用いることによって接
続される。このような接合剤１０としては、第１の実施
例において説明したＡｕ・Ｓｎハンダを好適に用いるこ
とができる。このＡｕ・Ｓｎハンダは、良好な導電性を
もっているとともに、前述したように、密着性に優れ、
しかも酸化防止機能に優れているからである。上記グラ
ンドパターン９は、基板上適宜引き回された後、グラン
ド用端子等に接続される。
【００３１】上記から明らかなように、図５に示す第３
の実施例においては、特定電子素子３ａが導電性材料で
できたカバー体４によって適正に電磁気シールドされる
ことになる。したがって、このように気密封止されると
ともに電磁気シールドされた特定電子素子３ａを搭載す
る集合電子部品１は、上記第１の実施例について述べた
作用効果に加えて、電磁気の存在にかかわらず所定の機
能・性能を達成することができるという、きわめて優れ
た作用効果を発揮する。
の実施例においては、特定電子素子３ａが導電性材料で
できたカバー体４によって適正に電磁気シールドされる
ことになる。したがって、このように気密封止されると
ともに電磁気シールドされた特定電子素子３ａを搭載す
る集合電子部品１は、上記第１の実施例について述べた
作用効果に加えて、電磁気の存在にかかわらず所定の機
能・性能を達成することができるという、きわめて優れ
た作用効果を発揮する。
【００３２】図６は本願発明の集合電子部品１の第４の
実施例の要部断面を示す。基板２には、所定の窓孔１１
が形成されている。そしてこの窓孔１１の下面側開口を
塞ぐようにして、銅等の放熱性をもつ材料でできた付加
基板１２が、上記基板２の裏面側に接続されている。な
おこの付加基板１２は、上記窓孔１１を気密状に塞ぐこ
とが好ましく、上記窓孔１１の裏面側周囲にたとえば銀
ロウ１３を連続状に介在させることにより、接続され
る。なお、この付加基板１２と上記基板２との間を接続
するのに銀ロウを用いる理由は、融点が６００ないし９
００℃と高く、こうして形成された基板上に、後述する
ようにＡｕ・Ｓｎハンダを用いてカバー体４（４ｂ）を
配置する操作が都合よく行えるようにするためである。
実施例の要部断面を示す。基板２には、所定の窓孔１１
が形成されている。そしてこの窓孔１１の下面側開口を
塞ぐようにして、銅等の放熱性をもつ材料でできた付加
基板１２が、上記基板２の裏面側に接続されている。な
おこの付加基板１２は、上記窓孔１１を気密状に塞ぐこ
とが好ましく、上記窓孔１１の裏面側周囲にたとえば銀
ロウ１３を連続状に介在させることにより、接続され
る。なお、この付加基板１２と上記基板２との間を接続
するのに銀ロウを用いる理由は、融点が６００ないし９
００℃と高く、こうして形成された基板上に、後述する
ようにＡｕ・Ｓｎハンダを用いてカバー体４（４ｂ）を
配置する操作が都合よく行えるようにするためである。
【００３３】上記基板２は、第１の実施例と同様、アル
ミナセラミック等の絶縁性の基板であり、その上面に所
定の配線パターン６が引き回されるとともに、上記カバ
ー体４の一部を形成する枠状の直立壁部４ａがあらかじ
め設けられる。このように枠状の直立壁部４ａを設ける
ための手法は、すでに第１の実施例について述べたのと
同様に手法を採用することができる。
ミナセラミック等の絶縁性の基板であり、その上面に所
定の配線パターン６が引き回されるとともに、上記カバ
ー体４の一部を形成する枠状の直立壁部４ａがあらかじ
め設けられる。このように枠状の直立壁部４ａを設ける
ための手法は、すでに第１の実施例について述べたのと
同様に手法を採用することができる。
【００３４】上記付加基板１２の上面には、上記基板２
の窓孔１１に臨ませるようにして、所定の特定電子素子
３ａがボンディングされる。そして、この特定の電子素
子３ａの上面と上記基板２上の配線パターン６との間
が、ワイヤボンディング７によって結線される。最後
に、上記直立壁部４ａの上部開口を気密状に塞ぐように
して、蓋部材４ｂが接続される。直立壁部４ａと蓋部材
４ｂとの間の気密状接続は、前述したように、たとえば
Ａｕ・Ｓｎハンダ５を用いて行うのが都合がよい。
の窓孔１１に臨ませるようにして、所定の特定電子素子
３ａがボンディングされる。そして、この特定の電子素
子３ａの上面と上記基板２上の配線パターン６との間
が、ワイヤボンディング７によって結線される。最後
に、上記直立壁部４ａの上部開口を気密状に塞ぐように
して、蓋部材４ｂが接続される。直立壁部４ａと蓋部材
４ｂとの間の気密状接続は、前述したように、たとえば
Ａｕ・Ｓｎハンダ５を用いて行うのが都合がよい。
【００３５】上記特定電子素子３ａが高周波特定をもっ
ている場合、上記基板２の裏面一面にグランドパターン
９を形成しておくことが、周波数特定を維持する上で都
合がよい。すなわちこのようにすると、上記基板２が、
いわゆるマイクロストリップ基板としての機能を発揮す
ることになるからである。
ている場合、上記基板２の裏面一面にグランドパターン
９を形成しておくことが、周波数特定を維持する上で都
合がよい。すなわちこのようにすると、上記基板２が、
いわゆるマイクロストリップ基板としての機能を発揮す
ることになるからである。
【００３６】上記基板２の上面には、前述した各実施例
と同様、気密封止する必要のない電子部品が、たとえば
ハンダ付け等によって搭載可能である。
と同様、気密封止する必要のない電子部品が、たとえば
ハンダ付け等によって搭載可能である。
【００３７】この第４の実施例においては、特定素３ａ
が、発熱性をもつ高出力の素子であったとしても、その
作動時に発生する熱を、放熱性をもつ付加基板１２を介
して適正に外部に放散させることができる。したがっ
て、高周波送信用回路を小型モジュールとして構成する
ような場合、放熱特性が優れて、回路機能を適正に発揮
できるようになる。もちろん、基板２上にハンダ付けし
うる多種類の電子部品を搭載可能であるので、この集合
電子部品の構成要素として選択しうる部品の幅が拡が
り、集合電子部品としての構成の自由度が飛躍的に高ま
るという前述の各実施例と同様の作用効果を発揮する。
が、発熱性をもつ高出力の素子であったとしても、その
作動時に発生する熱を、放熱性をもつ付加基板１２を介
して適正に外部に放散させることができる。したがっ
て、高周波送信用回路を小型モジュールとして構成する
ような場合、放熱特性が優れて、回路機能を適正に発揮
できるようになる。もちろん、基板２上にハンダ付けし
うる多種類の電子部品を搭載可能であるので、この集合
電子部品の構成要素として選択しうる部品の幅が拡が
り、集合電子部品としての構成の自由度が飛躍的に高ま
るという前述の各実施例と同様の作用効果を発揮する。
【００３８】もちろん、この発明の範囲は上述した実施
例に限定されるものではない。基板材料としては、セラ
ミック基板、樹脂基板等、種々のものが選択可能であ
る。
例に限定されるものではない。基板材料としては、セラ
ミック基板、樹脂基板等、種々のものが選択可能であ
る。
【図１】本願発明の第１の実施例を示す概略斜視図であ
る。
る。
【図２】第１の実施例の断面図である。
【図３】本願発明の第２の実施例を示す概略斜視図であ
る。
る。
【図４】第２の実施例の断面図である。
【図５】本願発明の第３の実施例を示す要部断面図であ
る。
る。
【図６】本願発明の第４の実施例を示す要部断面図であ
る。
る。
【図７】従来例の説明図である。
１ 集合電子部品
２ 基板
３ 電子部品（または電子素子）
３ａ 特定電子部品
４ カバー体
４ａ 直立壁部
４ｂ 蓋部（材）
５ 接着材
６ 配線パターン
６ａ ワイヤボンディング用パッド
７ ワイヤボンディング
８ スルーホール
９ グランドパターン
１０ 導電性接着材
１１ 窓孔
１２ 付加基板
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/00 - 23/10,21/60
H05K 13/02
Claims (3)
- 【請求項１】 基板上に複数種類の電子部品または電子
素子が搭載されてなる集合電子部品であって、 上記基板上にチップボンディングおよびワイヤボンディ
ングを施すことによって搭載された特定の電子素子のみ
をカバー体を用いて気密封止している一方、上記特定電
子素子は上記基板上の上記カバー体で囲まれた領域に形
成されたパッドに対してワイヤボンディングによって結
線されるとともに、上記パッドはスルーホールを介して
上記基板の裏面に形成された配線パターンに導通させら
れており、かつ、上記カバー体は、導電性材料で形成さ
れるとともに、基板表面に形成されたグランドパターン
に接続されていることを特徴とする、集合電子部品。 - 【請求項２】 上記カバー体は、上記基板上の上記特定
電子素子を所定高さで取り囲む直立壁部と、この直立壁
部の上部開口を塞ぐ蓋部とを有した形態をもっている、
請求項１の集合電子部品。 - 【請求項３】 上記カバー体の上記直立壁部と上記蓋部
とは、一体または別体である、請求項２の集合電子部
品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15097394A JP3440136B2 (ja) | 1994-07-01 | 1994-07-01 | 集合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15097394A JP3440136B2 (ja) | 1994-07-01 | 1994-07-01 | 集合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817955A JPH0817955A (ja) | 1996-01-19 |
| JP3440136B2 true JP3440136B2 (ja) | 2003-08-25 |
Family
ID=15508498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15097394A Expired - Fee Related JP3440136B2 (ja) | 1994-07-01 | 1994-07-01 | 集合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440136B2 (ja) |
-
1994
- 1994-07-01 JP JP15097394A patent/JP3440136B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817955A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US7268426B2 (en) | High-frequency chip packages | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
| JPH11214578A (ja) | Ｍｍｉｃパッケージ | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPH1074795A (ja) | 半導体装置およびその製造方法 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
| JPH0752759B2 (ja) | パツケ−ジ | |
| EP0517967A1 (en) | High current hermetic package | |
| JP3440136B2 (ja) | 集合電子部品 | |
| EP0408904A2 (en) | Surface mounting semiconductor device and method | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JPH0382060A (ja) | 半導体装置 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JPS59111350A (ja) | 半導体装置 | |
| JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |