JPH049381B2 - - Google Patents
Info
- Publication number
- JPH049381B2 JPH049381B2 JP19454782A JP19454782A JPH049381B2 JP H049381 B2 JPH049381 B2 JP H049381B2 JP 19454782 A JP19454782 A JP 19454782A JP 19454782 A JP19454782 A JP 19454782A JP H049381 B2 JPH049381 B2 JP H049381B2
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- resin
- integrated circuit
- ultraviolet
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000011347 resin Substances 0.000 claims description 27
- 229920005989 resin Polymers 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 description 15
- 230000006355 external stress Effects 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- 239000004033 plastic Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Non-Volatile Memory (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
この発明は、小型にして安価で量産性の高い樹
脂封止型半導体装置およびその製造方法に関す
る。
脂封止型半導体装置およびその製造方法に関す
る。
集積回路素子を収容するパツケージには種々の
形態がある。すなわち、キヤンパツケージ、デユ
アルインラインパツケージ、フラツトパツケー
ジ、アキシヤルピンパツケージ、リードレスチツ
プキヤリヤパツケージなどである。
形態がある。すなわち、キヤンパツケージ、デユ
アルインラインパツケージ、フラツトパツケー
ジ、アキシヤルピンパツケージ、リードレスチツ
プキヤリヤパツケージなどである。
これらのパツケージの中で、最も大量に用いら
れているものは、デユアルインラインパツケージ
（以下、DIPと云う）である。このDIPは使用材
料により、セラミツクDIP、CER−DIP、プラス
チツクDIP（モールドDIP）に分けられる。
れているものは、デユアルインラインパツケージ
（以下、DIPと云う）である。このDIPは使用材
料により、セラミツクDIP、CER−DIP、プラス
チツクDIP（モールドDIP）に分けられる。
これらのうち、特に、量産性や価格の面から、
プラスチツクDIPがすぐれており、最も大量に使
用されている。したがつて、集積回路素子はその
種類によらず、プラスチツクDIPに収容すること
が望まれている。
プラスチツクDIPがすぐれており、最も大量に使
用されている。したがつて、集積回路素子はその
種類によらず、プラスチツクDIPに収容すること
が望まれている。
しかしながら、集積回路素子の特性などによ
り、プラスチツクDIPに収容するに適さない素子
がある。たとえば、読出専用メモリの中で書込
み、消去可能なEPROM（Erasable
Programmable Read Only Memory）は多品種
少量生産的な装置や製品の記憶素子として最適で
あり、新製品の開発や設計および仕様の変更に対
し、従来とは異なる融通性を与えている。
り、プラスチツクDIPに収容するに適さない素子
がある。たとえば、読出専用メモリの中で書込
み、消去可能なEPROM（Erasable
Programmable Read Only Memory）は多品種
少量生産的な装置や製品の記憶素子として最適で
あり、新製品の開発や設計および仕様の変更に対
し、従来とは異なる融通性を与えている。
近年EPROMの需要は増加の一途をたどり、今
や民生用、産業用を問わず、多くの製品に使われ
ているが、EPROMにおいては、メモリの消去を
行うに、フローテイングゲートに残された負電荷
を43eV以上の紫外線（2537Å＝4.9eV）で励起
し、Si基板に放電させて行う。
や民生用、産業用を問わず、多くの製品に使われ
ているが、EPROMにおいては、メモリの消去を
行うに、フローテイングゲートに残された負電荷
を43eV以上の紫外線（2537Å＝4.9eV）で励起
し、Si基板に放電させて行う。
さらに詳細に記述すると、EPROMのメモリセ
ル構造および記憶方法を説明する。メモリセルは
基本的にＮチヤンネルのMOSトランジスタ構造
であり、これに電荷蓄積用のフローテイングゲー
トが付加されている。初期の状態では、フローテ
イングゲートに電荷はなく、スレツシヨールド電
圧は小さい。
ル構造および記憶方法を説明する。メモリセルは
基本的にＮチヤンネルのMOSトランジスタ構造
であり、これに電荷蓄積用のフローテイングゲー
トが付加されている。初期の状態では、フローテ
イングゲートに電荷はなく、スレツシヨールド電
圧は小さい。
書込み時はドレインとコントロールゲートに高
電圧をかけ、アバランシエ降伏時に発生させたホ
ツトエレクトロンをフローテイングゲートにチヤ
ージさせる。このフローテイングゲートは絶縁さ
れており、電荷は電源を切つても残つており、記
憶内容が保持されている。
電圧をかけ、アバランシエ降伏時に発生させたホ
ツトエレクトロンをフローテイングゲートにチヤ
ージさせる。このフローテイングゲートは絶縁さ
れており、電荷は電源を切つても残つており、記
憶内容が保持されている。
このとき、MOSトランジスタはフローテイン
グゲートにチヤージされた負電荷により、その
IDS−VGS曲線が右にシフトする。読出し時には、
ゲート電圧VGSを適当な値に固定し、電流IDSの有
無をセンスアツプで判定し、情報の「１」または
「０」を出力する。
グゲートにチヤージされた負電荷により、その
IDS−VGS曲線が右にシフトする。読出し時には、
ゲート電圧VGSを適当な値に固定し、電流IDSの有
無をセンスアツプで判定し、情報の「１」または
「０」を出力する。
消去は前述したように、紫外線を照射すること
により、フローテイングゲートに残された負電荷
をSi基板に放電させて行う。この結果、MOSト
ランジスタのIDS−VGS曲線は左にシフトし、書込
み前の状態に戻る。
により、フローテイングゲートに残された負電荷
をSi基板に放電させて行う。この結果、MOSト
ランジスタのIDS−VGS曲線は左にシフトし、書込
み前の状態に戻る。
ここで、従来のEPROMのパツケージを第１図
ａ、第１図ｂに示す。第１図ａは斜視図であり、
第１図ｂは第１図ａの断面図である。この第１図
ａ、第１図ｂの両図において、前述したように、
EPROMは紫外線を照射する必要上、パツケージ
のペレツトマウント部２の封止用のキヤツプに紫
外線透過用部材１であるサフアイヤまたは透明ア
ルミナ製リツドを低融点ガラスなどの接着剤で貼
り付けたり、あるいは紫外線透過ガラス（UVガ
ラス）をキヤツプに埋め込んだりしている。
ａ、第１図ｂに示す。第１図ａは斜視図であり、
第１図ｂは第１図ａの断面図である。この第１図
ａ、第１図ｂの両図において、前述したように、
EPROMは紫外線を照射する必要上、パツケージ
のペレツトマウント部２の封止用のキヤツプに紫
外線透過用部材１であるサフアイヤまたは透明ア
ルミナ製リツドを低融点ガラスなどの接着剤で貼
り付けたり、あるいは紫外線透過ガラス（UVガ
ラス）をキヤツプに埋め込んだりしている。
ところが、従来構造においては、リツドの貼付
けや、埋込みのために特別な工程が必要であり、
工数が多くなる他に、リツド貼付け部が機械的お
よび熱的衝撃に弱く、半導体装置の信頼性低下の
原因となるおそれがあるなどの欠点がある。
けや、埋込みのために特別な工程が必要であり、
工数が多くなる他に、リツド貼付け部が機械的お
よび熱的衝撃に弱く、半導体装置の信頼性低下の
原因となるおそれがあるなどの欠点がある。
したがつて、これらを解決するために、封止用
のキヤツプ自体を紫外線透過材料で形成する試み
がある。しかしながら、この方法も、プラスチツ
クDIPの形態になり得ず、量産性、コストの面に
おいて不十分である。
のキヤツプ自体を紫外線透過材料で形成する試み
がある。しかしながら、この方法も、プラスチツ
クDIPの形態になり得ず、量産性、コストの面に
おいて不十分である。
この発明は、上記従来の欠点を解消するために
なされたもので、低コスト、量産性にすぐれ、し
かも信頼性もすぐれ、EPROMのモールド形パツ
ケージに利用することのできる樹脂封止型半導体
装置およびその製造方法を提供することを目的と
する。
なされたもので、低コスト、量産性にすぐれ、し
かも信頼性もすぐれ、EPROMのモールド形パツ
ケージに利用することのできる樹脂封止型半導体
装置およびその製造方法を提供することを目的と
する。
以下、この発明の樹脂封止型半導体装置および
その製造方法の実施例について図面に基づき説明
するが、具体的実施例の説明に先立ち、まず、こ
の発明の特徴について概述することにする。
その製造方法の実施例について図面に基づき説明
するが、具体的実施例の説明に先立ち、まず、こ
の発明の特徴について概述することにする。
この発明の特徴は紫外線消去形EPROMのパツ
ケージ方法において、従来のパツケージのごと
く、透明アルミナあるいは紫外線透過ガラスある
いは透明プラスチツクのキヤツプをパツケージに
接着させる構造とは異なり、集積回路素子製造プ
ロセスにおいて、ウエハの状態、すなわち、チツ
プに分割しない状態において、紫外線透過性樹脂
の薄膜をウエハ上に形成し、これを周知の方法で
パターニングして、各EPROM型集積回路素子の
メモリ部を含む領域にのみ残す。
ケージ方法において、従来のパツケージのごと
く、透明アルミナあるいは紫外線透過ガラスある
いは透明プラスチツクのキヤツプをパツケージに
接着させる構造とは異なり、集積回路素子製造プ
ロセスにおいて、ウエハの状態、すなわち、チツ
プに分割しない状態において、紫外線透過性樹脂
の薄膜をウエハ上に形成し、これを周知の方法で
パターニングして、各EPROM型集積回路素子の
メモリ部を含む領域にのみ残す。
したがつて、スクライブラインあるいはボンデ
イングパツド部などからは薄膜は除去され、何等
後工程であるワイヤボンデイングあるいはスクラ
イブ工程などへの影響はない。
イングパツド部などからは薄膜は除去され、何等
後工程であるワイヤボンデイングあるいはスクラ
イブ工程などへの影響はない。
その後、ウエハを後処理工程であるスクライブ
あるいはワイヤボンデイングなど、組立て工程を
経て、最後にモールド樹脂材、たとえば、エポキ
シ樹脂により、前記薄膜で覆われたメモリ部上を
除いて樹脂封止することにより、これまで困難で
あつたEPROMのモールド形パツケージを可能と
するものである。これにより、素子の量産性、コ
ストおよび信頼性が大幅に向上すると云う利点を
有するものである。また、メモリ部上を覆う紫外
線透過性樹脂は石英ガラスなどに比べると紫外線
の透過率が悪いが、１〜100μmの薄膜とすること
により充分に紫外線を透過させてEPROMの消去
を確実に可能とする。反面、紫外線透過性の樹脂
が薄膜であると、外部応力に対して弱くなるが、
周囲の封入樹脂を厚くして、この樹脂の凹んだ部
分に前記薄膜が位置することにより、外部応力が
あつても、紫外線照射面（薄膜面）が傷付かない
ようにする。
あるいはワイヤボンデイングなど、組立て工程を
経て、最後にモールド樹脂材、たとえば、エポキ
シ樹脂により、前記薄膜で覆われたメモリ部上を
除いて樹脂封止することにより、これまで困難で
あつたEPROMのモールド形パツケージを可能と
するものである。これにより、素子の量産性、コ
ストおよび信頼性が大幅に向上すると云う利点を
有するものである。また、メモリ部上を覆う紫外
線透過性樹脂は石英ガラスなどに比べると紫外線
の透過率が悪いが、１〜100μmの薄膜とすること
により充分に紫外線を透過させてEPROMの消去
を確実に可能とする。反面、紫外線透過性の樹脂
が薄膜であると、外部応力に対して弱くなるが、
周囲の封入樹脂を厚くして、この樹脂の凹んだ部
分に前記薄膜が位置することにより、外部応力が
あつても、紫外線照射面（薄膜面）が傷付かない
ようにする。
次に、この発明の一実施例について図面に基づ
き説明する。第２図ａないし第２図ｇはその一実
施例の製造工程説明図である。まず、第２図ａに
示すように、半導体基板１１上に複数のEPROM
型集積回路素子１２を形成する。
き説明する。第２図ａないし第２図ｇはその一実
施例の製造工程説明図である。まず、第２図ａに
示すように、半導体基板１１上に複数のEPROM
型集積回路素子１２を形成する。
次いで、半導体基板１１上に、紫外線透過形の
ポリイミド樹脂前駆体溶液PI2566｛商品名デユポ
ン社（米国）製品名｝を塗布し、その後、100℃
1H、200℃1Hおよび350℃1H（窒素中循環雰囲気
中）で加熱し、ポリイミド膜１３をおよそ１〜
100μmの厚さに形成する。
ポリイミド樹脂前駆体溶液PI2566｛商品名デユポ
ン社（米国）製品名｝を塗布し、その後、100℃
1H、200℃1Hおよび350℃1H（窒素中循環雰囲気
中）で加熱し、ポリイミド膜１３をおよそ１〜
100μmの厚さに形成する。
その後、第２図ｂに示すように、周知のホトリ
ソグラフイ法により、EPROMの所望メモリ部を
カバーするように、レジストパターン１４を形成
する。このレジストパターン１４はその後のポリ
イミド膜１３を第２図ｃに示すごとくにエツチン
グする際のマスクであり、プラズマによりポリイ
ミド膜１３をエツチングするには、ポジ型レジス
トであるMP1400レジスト｛商品名であり、シツ
プレー社（米国）｝あるいはポリシリコン膜やシ
リコン窒化膜あるいはアルミニウムなどの金属膜
が適している。
ソグラフイ法により、EPROMの所望メモリ部を
カバーするように、レジストパターン１４を形成
する。このレジストパターン１４はその後のポリ
イミド膜１３を第２図ｃに示すごとくにエツチン
グする際のマスクであり、プラズマによりポリイ
ミド膜１３をエツチングするには、ポジ型レジス
トであるMP1400レジスト｛商品名であり、シツ
プレー社（米国）｝あるいはポリシリコン膜やシ
リコン窒化膜あるいはアルミニウムなどの金属膜
が適している。
一方、湿式エツチングによりポリイミド膜１３
をエツチングするには、ネガ形レジストKMR７
４７レジスト（商品名であり、コダツク社製）が
適している。これらを用いて前記方法によりポリ
イミド膜１３をエツチングする。
をエツチングするには、ネガ形レジストKMR７
４７レジスト（商品名であり、コダツク社製）が
適している。これらを用いて前記方法によりポリ
イミド膜１３をエツチングする。
この湿式エツチングでは、ヒドラジン系溶液を
温度30℃〜40℃にして、前記半導体基板１１をこ
のヒドラジン系溶液内に約10〜20分間浸漬し、ポ
リイミド膜１３の膜厚をおよそ50μmエツチング
する。
温度30℃〜40℃にして、前記半導体基板１１をこ
のヒドラジン系溶液内に約10〜20分間浸漬し、ポ
リイミド膜１３の膜厚をおよそ50μmエツチング
する。
その後、第２図ｄに示すように、不要のレジス
トパターン１４を除去する。この後、半導体基板
１１は周知の後処理工程を経て、EPROM集積回
路素子片（半導体チツプ）に分割すると、第２図
ｅの外観斜視図のごとくになる。この第２図ｅの
１６は一つの半導体チツプを示す。
トパターン１４を除去する。この後、半導体基板
１１は周知の後処理工程を経て、EPROM集積回
路素子片（半導体チツプ）に分割すると、第２図
ｅの外観斜視図のごとくになる。この第２図ｅの
１６は一つの半導体チツプを示す。
このようにして得られたEPROM型集積回路素
子片の半導体チツプ１６は第２図ｆに示すごと
く、周知の組立て工程で組み立てられる。
子片の半導体チツプ１６は第２図ｆに示すごと
く、周知の組立て工程で組み立てられる。
この第２図ｆにおいて、マウントアイランド１
５に上記の半導体チツプ１６をマウント材１７
（Auあるいはエポキシ系有機銀ペースト）により
接着する。その後、Au線あるいはAl線によるワ
イヤ１９でリード片１８と半導体チツプ１６のボ
ンデイングパツド部とを接続する。
５に上記の半導体チツプ１６をマウント材１７
（Auあるいはエポキシ系有機銀ペースト）により
接着する。その後、Au線あるいはAl線によるワ
イヤ１９でリード片１８と半導体チツプ１６のボ
ンデイングパツド部とを接続する。
その後、封入樹脂２０により、EPROMのメモ
リ部に紫外線照射を要する所望領域を除いて封入
すると、その完成品は第２図ｇの斜視図のごとく
になる。なお、第２図ｆ、第２図ｇにおける２１
は紫外線照射孔である。ここで、紫外線照射孔２
１を設けた側である、半導体チツプ１６のメモリ
部側においては、ポリイミド膜１３より周囲の封
入樹脂２０の方が充分厚く、この封入樹脂３０の
凹んだ部分に前記ポリイミド膜１３が位置するこ
とになる。
リ部に紫外線照射を要する所望領域を除いて封入
すると、その完成品は第２図ｇの斜視図のごとく
になる。なお、第２図ｆ、第２図ｇにおける２１
は紫外線照射孔である。ここで、紫外線照射孔２
１を設けた側である、半導体チツプ１６のメモリ
部側においては、ポリイミド膜１３より周囲の封
入樹脂２０の方が充分厚く、この封入樹脂３０の
凹んだ部分に前記ポリイミド膜１３が位置するこ
とになる。
以上説明したように、一実施例では、紫外線透
過形のポリイミド樹脂を半導体基板に塗布してポ
リイミド膜を形成し、EPROMの紫外線照射を要
する所望領域に選択的にパターンを形成し、
EPROM型集積回路素子に対応するポリイミド膜
以外を除去して樹脂封止するようにしたので、従
来困難であつたEPROMのモールドパツケージが
可能となる。したがつて、量産性、コスト、信頼
性向上の点で大きな利点がある。また、ポリイミ
ド膜は石英ガラスなどと比べると紫外線の透過率
が悪いが、１〜100μmの薄膜とすることにより、
充分に紫外線を透過させてEPROMの消去を確実
に可能とすることができる。反面、ポリイミド膜
が薄膜であると、外部応力に対して弱くなるが、
周囲の封入樹脂を厚くして、その樹脂の凹んだ部
分に前記ポリイミド膜が位置することにより、外
部応力があつても紫外線照射面（薄膜面）の傷付
きを防止できる。
過形のポリイミド樹脂を半導体基板に塗布してポ
リイミド膜を形成し、EPROMの紫外線照射を要
する所望領域に選択的にパターンを形成し、
EPROM型集積回路素子に対応するポリイミド膜
以外を除去して樹脂封止するようにしたので、従
来困難であつたEPROMのモールドパツケージが
可能となる。したがつて、量産性、コスト、信頼
性向上の点で大きな利点がある。また、ポリイミ
ド膜は石英ガラスなどと比べると紫外線の透過率
が悪いが、１〜100μmの薄膜とすることにより、
充分に紫外線を透過させてEPROMの消去を確実
に可能とすることができる。反面、ポリイミド膜
が薄膜であると、外部応力に対して弱くなるが、
周囲の封入樹脂を厚くして、その樹脂の凹んだ部
分に前記ポリイミド膜が位置することにより、外
部応力があつても紫外線照射面（薄膜面）の傷付
きを防止できる。
以上のようにこの発明の樹脂封止型半導体装置
およびその製造方法によれば、複数のEPROM型
集積回路素子を形成した半導体基板に紫外線透過
性樹脂の薄膜を形成し、この薄膜をパターニング
して各EPROM型集積回路素子のメモリ部を含む
領域にのみ残し、その上で半導体基板を分割して
複数のEPROM集積回路素子片とし、この素子片
を前記薄膜で覆われたメモリ部を除いて封入樹脂
で封止するようにしたので、モールドパツケージ
が可能となる。したがつて、量産性ならびに信頼
性が向上するとともに、コストダウンが可能とな
る利点を有する。さらに、メモリ部上を覆う紫外
線透過性樹脂は石英ガラスなどに比べると紫外線
の透過率が悪いが、１〜100μmの薄膜とすること
により充分に紫外線を透過させてEPROMの消去
を確実に可能とすることができる。一方、紫外線
透過性の樹脂が薄膜であると、外部応力に対して
弱くなるが、周囲の封入樹脂を厚くして、この樹
脂の凹んだ部分に前記薄膜が位置することによ
り、外部応力があつても、紫外線照射面（薄膜
面）の傷付きを防止できる。
およびその製造方法によれば、複数のEPROM型
集積回路素子を形成した半導体基板に紫外線透過
性樹脂の薄膜を形成し、この薄膜をパターニング
して各EPROM型集積回路素子のメモリ部を含む
領域にのみ残し、その上で半導体基板を分割して
複数のEPROM集積回路素子片とし、この素子片
を前記薄膜で覆われたメモリ部を除いて封入樹脂
で封止するようにしたので、モールドパツケージ
が可能となる。したがつて、量産性ならびに信頼
性が向上するとともに、コストダウンが可能とな
る利点を有する。さらに、メモリ部上を覆う紫外
線透過性樹脂は石英ガラスなどに比べると紫外線
の透過率が悪いが、１〜100μmの薄膜とすること
により充分に紫外線を透過させてEPROMの消去
を確実に可能とすることができる。一方、紫外線
透過性の樹脂が薄膜であると、外部応力に対して
弱くなるが、周囲の封入樹脂を厚くして、この樹
脂の凹んだ部分に前記薄膜が位置することによ
り、外部応力があつても、紫外線照射面（薄膜
面）の傷付きを防止できる。
第１図ａは従来のEPROMのパツケージの斜視
図、第１図ｂは第１図ａの断面図、第２図ａない
し第２図ｇはこの発明の樹脂封止型半導体装置お
よびその製造方法の一実施例を説明するための製
造工程説明図である。 １１……半導体基板、１２……EPROM型集積
回路素子、１３……ポリイミド膜、１４……レジ
ストパターン、１５……マウントアイランド、１
６……半導体チツプ、１７……マウント材、１８
……リード片、１９……ワイヤ、２０……封入樹
脂、２１……紫外線照射孔。
図、第１図ｂは第１図ａの断面図、第２図ａない
し第２図ｇはこの発明の樹脂封止型半導体装置お
よびその製造方法の一実施例を説明するための製
造工程説明図である。 １１……半導体基板、１２……EPROM型集積
回路素子、１３……ポリイミド膜、１４……レジ
ストパターン、１５……マウントアイランド、１
６……半導体チツプ、１７……マウント材、１８
……リード片、１９……ワイヤ、２０……封入樹
脂、２１……紫外線照射孔。
Claims (1)
- 【特許請求の範囲】 １ 電極を外部に引き出すリード片に電気的に接
続されたEPROM集積回路素子片と、 このEPROM集積回路素子片のメモリ部を含む
領域に形成された紫外線透過性樹脂からなる薄膜
と、 前記EPROM集積回路素子片の少なくともメモ
リ部上を除いて該素子片を包囲するように設けら
れ、EPROM集積回路素子片のメモリ部側は前記
紫外線透過性樹脂の薄膜より厚く形成された封入
樹脂とを具備してなる樹脂封止型半導体装置。 ２ 紫外線透過性樹脂からなる薄膜は厚さが１〜
100μmであることを特徴とする特許請求の範囲第
１項記載の樹脂封止型半導体装置。 ３ 半導体基板にEPROM型集積回路素子を複数
形成する工程と、 前記半導体基板上に紫外線透過性樹脂溶液を塗
布し、加熱硬化させて、該紫外線透過性樹脂から
なる薄膜を形成する工程と、 この薄膜をパターニングして、各EPROM型集
積回路素子のメモリ部を含む領域にのみ残す工程
と、 その後、半導体基板を分割して複数のEPROM
集積回路素子片を得る工程と、 この各EPROM集積回路素子片を電極引き出し
用のリード片に電気的に接続する工程と、 その後、この各EPROM集積回路素子片を、
EPROM型集積回路素子の少なくともメモリ部上
を除いて、メモリ部側は前記紫外線透過性樹脂の
薄膜より厚い封入樹脂により包囲する工程とを具
備してなる樹脂封止型半導体装置の製造方法。 ４ 紫外線透過性樹脂からなる薄膜は１〜100μm
の厚さに形成することを特徴とする特許請求の範
囲第３項記載の樹脂封止型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194547A JPS5984448A (ja) | 1982-11-08 | 1982-11-08 | 樹脂封止型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194547A JPS5984448A (ja) | 1982-11-08 | 1982-11-08 | 樹脂封止型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984448A JPS5984448A (ja) | 1984-05-16 |
| JPH049381B2 true JPH049381B2 (ja) | 1992-02-20 |
Family
ID=16326346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194547A Granted JPS5984448A (ja) | 1982-11-08 | 1982-11-08 | 樹脂封止型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984448A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0724287B2 (ja) * | 1987-02-12 | 1995-03-15 | 三菱電機株式会社 | 光透過用窓を有する半導体装置とその製造方法 |
| JP2744273B2 (ja) * | 1988-02-09 | 1998-04-28 | キヤノン株式会社 | 光電変換装置の製造方法 |
| GB8911607D0 (en) * | 1989-05-19 | 1989-07-05 | Emi Plc Thorn | A method of encapsulation for electronic devices and devices so encapsulated |
| JPH05203522A (ja) * | 1992-01-23 | 1993-08-10 | Mitsubishi Electric Corp | モールドパッケージ半導体圧力センサおよびその製造方法 |
| KR970005706B1 (ko) * | 1994-01-24 | 1997-04-19 | 금성일렉트론 주식회사 | 고체촬상소자 및 그 제조방법 |
-
1982
- 1982-11-08 JP JP57194547A patent/JPS5984448A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5984448A (ja) | 1984-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353257B1 (en) | Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention | |
| US4766095A (en) | Method of manufacturing eprom device | |
| US4635165A (en) | Printed-circuit construction with EPROM IC chip mounted thereon | |
| JPH049381B2 (ja) | ||
| US4460915A (en) | Plastic package for radiation sensitive semiconductor devices | |
| US10468319B2 (en) | Low-profile electronic package | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| JPH0546098B2 (ja) | ||
| JPS58207656A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0883859A (ja) | 半導体装置の製造方法 | |
| JPS62214649A (ja) | 半導体装置 | |
| JP3054929B2 (ja) | 半導体装置の製造方法 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPS63133653A (ja) | 光消去型半導体メモリ装置 | |
| JPS61189656A (ja) | 樹脂封止型半導体装置 | |
| JP2001015532A (ja) | Ｉｃパッケージ | |
| JPS5588358A (en) | Resin-sealed semiconductor device | |
| JPS60171749A (ja) | 半導体記憶装置 | |
| JPH05259320A (ja) | 紫外線消去型ｐｒｏｍ装置 | |
| JPS61113272A (ja) | 紫外線消去型半導体記憶装置 | |
| KR940008328B1 (ko) | 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법 | |
| JPS6215838A (ja) | 樹脂封止型半導体装置 | |
| JPS63269554A (ja) | 半導体装置 | |
| JPH0273663A (ja) | 混成集積回路装置 |