JPS6215838A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6215838A JPS6215838A JP15399885A JP15399885A JPS6215838A JP S6215838 A JPS6215838 A JP S6215838A JP 15399885 A JP15399885 A JP 15399885A JP 15399885 A JP15399885 A JP 15399885A JP S6215838 A JPS6215838 A JP S6215838A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- semiconductor device
- transmitting member
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の構造に関し、特にEPROM(
エラーサプル・アンド・フログラマプル・リード・オン
リイ・メモリ、Erazablgand、 Progr
amncablg Read 0nly Mgntor
y )等の、パッケージに窓を有する樹脂封止型半導体
装置に関する。
エラーサプル・アンド・フログラマプル・リード・オン
リイ・メモリ、Erazablgand、 Progr
amncablg Read 0nly Mgntor
y )等の、パッケージに窓を有する樹脂封止型半導体
装置に関する。
一般に、EFROM装置は、外部から紫外線の照射を受
けることができるように、サファイア、透明アルミナ、
tたは石英ガラスなどの透光部材が取り付けられたセラ
ミックパッケージによシ、半導体素子が封止されている
。ところが、このような構造では、封止部材が高価であ
シ、透光部材の貼付けや埋込みのために特別の工程が必
要であり、他の半導体装置で行なわれている樹脂モール
ドに比べ高価となる。これを解決するものとして、特開
昭57−42152号公報。
けることができるように、サファイア、透明アルミナ、
tたは石英ガラスなどの透光部材が取り付けられたセラ
ミックパッケージによシ、半導体素子が封止されている
。ところが、このような構造では、封止部材が高価であ
シ、透光部材の貼付けや埋込みのために特別の工程が必
要であり、他の半導体装置で行なわれている樹脂モール
ドに比べ高価となる。これを解決するものとして、特開
昭57−42152号公報。
特開昭59−167037号公報等にみられるように。
樹脂すなわちプラスチック材料を用いて半導体素子を封
止する構造が知られている。
止する構造が知られている。
第3図は従来技術による樹脂刺止型半導体装置の一例と
してEFROM半導体装置の構造を示す断面図であって
、1は半導体素子、2はマウント材料、3はリードフレ
ームのアイランド、4はボンディング線、5はリードフ
レームのリード部、6は透光性接着剤、7は透光部材、
8はリードフレームの外部リード部、9は樹脂、である
。
してEFROM半導体装置の構造を示す断面図であって
、1は半導体素子、2はマウント材料、3はリードフレ
ームのアイランド、4はボンディング線、5はリードフ
レームのリード部、6は透光性接着剤、7は透光部材、
8はリードフレームの外部リード部、9は樹脂、である
。
同図において、半導体素子1はマウント部材2を介して
リードフレームのアイランド6に装着される。また、半
導体素子1はボンディング線4を介してリードフレーム
のリード部5に接続されている。半導体素子1上には、
透光性接着剤6にて透光部材7が接着されている。透光
部材7の、その接着面に対向する他の一面と、リードフ
レームの外部リード部8が露出するように#脂9により
全体が封止されている。上記した第5図の構造は、透光
部材7を透明接着剤6で半導体素子1上に接着し、それ
をトランスファモールド等により樹脂封止することによ
り形成される。
リードフレームのアイランド6に装着される。また、半
導体素子1はボンディング線4を介してリードフレーム
のリード部5に接続されている。半導体素子1上には、
透光性接着剤6にて透光部材7が接着されている。透光
部材7の、その接着面に対向する他の一面と、リードフ
レームの外部リード部8が露出するように#脂9により
全体が封止されている。上記した第5図の構造は、透光
部材7を透明接着剤6で半導体素子1上に接着し、それ
をトランスファモールド等により樹脂封止することによ
り形成される。
しかしながら、このように形成された半導体装置では、
透光部材7と封止用の樹脂9が接しており、これら両者
の熱膨張係数が異っているため、温度変化によって接着
面に応力が発生する。そのために、厳しいヒートサイク
ル等により接着界面の剥離、封止樹脂や透光部材のクラ
ックが発生する等の欠点があった。
透光部材7と封止用の樹脂9が接しており、これら両者
の熱膨張係数が異っているため、温度変化によって接着
面に応力が発生する。そのために、厳しいヒートサイク
ル等により接着界面の剥離、封止樹脂や透光部材のクラ
ックが発生する等の欠点があった。
本発明の目的は、上記従来技術の欠点を解消し、耐ヒー
トサイクル性に優れ、かつ製造工程が間単な樹脂封止型
半導体装置を提供するにある。
トサイクル性に優れ、かつ製造工程が間単な樹脂封止型
半導体装置を提供するにある。
この目的を達成するために、本発明は、透光部材と封止
樹脂との間に緩衝帯となる樹脂層を設着した点に特徴が
ある。
樹脂との間に緩衝帯となる樹脂層を設着した点に特徴が
ある。
より具体的には、透光部材の一面が外部に露出し、これ
に対向する他の面が半導体素子表面と、残りの他の面が
封止用の樹脂面と透光性樹脂を介して接着するようにし
たものである。
に対向する他の面が半導体素子表面と、残りの他の面が
封止用の樹脂面と透光性樹脂を介して接着するようにし
たものである。
本発明による樹脂封止型半導体装置は、IJ−ドフレー
ムのアイランド上に半導体素子を固着する工程と、前記
リードフレームのリード部と前記半導体素子のポンディ
ングパッド部間を導体線で接続する工程と、前記半導体
素子表面を露出するように前記構造体を樹脂封止する工
程と、透光部材を透光性樹脂にて前記半導体表面と前記
封止樹脂表面に接着する工程を含む製造方法によって製
造する。
ムのアイランド上に半導体素子を固着する工程と、前記
リードフレームのリード部と前記半導体素子のポンディ
ングパッド部間を導体線で接続する工程と、前記半導体
素子表面を露出するように前記構造体を樹脂封止する工
程と、透光部材を透光性樹脂にて前記半導体表面と前記
封止樹脂表面に接着する工程を含む製造方法によって製
造する。
本発明による樹脂封止型半導体装置においては、透光部
材と封止樹脂間の熱膨張差による応力は、透光性樹脂に
吸収される為、耐ヒートサイクル性が向上する。
材と封止樹脂間の熱膨張差による応力は、透光性樹脂に
吸収される為、耐ヒートサイクル性が向上する。
通常、EFROMのメモリ消去は、4.3g〆以上の紫
外線を照射して行なう。そのため、透光部材としては、
上記紫外線を透過させるアルミナ、サファイア、石英ガ
ラス等の無機材料、シリコーン系樹脂、エポキシ系樹脂
、ポリニス系樹脂、ポリプロピレン携樹脂などの有機材
料が用いられる。透光性樹脂としては、上記紫外線を透
過させるエポキシ系樹脂、シリコーン系樹脂が用いられ
る。透光部材が無機材料の場合、応力緩和の効果をあげ
るため、ゴム状のものが望ましい。
外線を照射して行なう。そのため、透光部材としては、
上記紫外線を透過させるアルミナ、サファイア、石英ガ
ラス等の無機材料、シリコーン系樹脂、エポキシ系樹脂
、ポリニス系樹脂、ポリプロピレン携樹脂などの有機材
料が用いられる。透光性樹脂としては、上記紫外線を透
過させるエポキシ系樹脂、シリコーン系樹脂が用いられ
る。透光部材が無機材料の場合、応力緩和の効果をあげ
るため、ゴム状のものが望ましい。
また、封止樹脂は、通常用いられている無機光てん剤を
含むエポキシ系樹脂、ポリフェニレンサルファイド系樹
脂が用いられる。
含むエポキシ系樹脂、ポリフェニレンサルファイド系樹
脂が用いられる。
以下、本発明の実施例を図面を用いて説明する。
第1図(αl (Al (olは本発明による樹脂封止
型半導体装置を製造する方法を説明する製造工程図であ
って、1は半導体素子、ここではE P RO−M素子
であシ、2はマウント材、3はリードフレームのアイラ
ンド、4はボンディング用の金線、5はリードフレーム
のリード部、7は透光部材、9はエポキシ系樹脂、1]
はEFROM素子表面、12は空間、13は封止樹脂表
面、14は透光性樹脂である。
型半導体装置を製造する方法を説明する製造工程図であ
って、1は半導体素子、ここではE P RO−M素子
であシ、2はマウント材、3はリードフレームのアイラ
ンド、4はボンディング用の金線、5はリードフレーム
のリード部、7は透光部材、9はエポキシ系樹脂、1]
はEFROM素子表面、12は空間、13は封止樹脂表
面、14は透光性樹脂である。
同図において%(α)に示すように、先ずEPROM素
子1をエポキシ系ペーストから成るマウント材2でリー
ドフレームのアイランド3上に固定する。次に金線4を
用いてxpRou2子1とリードフレームのリード部5
とをワイヤボンディングする。その後、(h)に示すよ
うに、EPROM素子1をマウントしたリードフレーム
をトランスファモールド用の金型キャビティ内に設置し
、エポキシ系樹脂9を注入し、これを加熱して硬化させ
る。その結果、EFROM素子表面1】は外部に露出し
、その上部には制止樹脂に囲まれた空間12が形成され
る。
子1をエポキシ系ペーストから成るマウント材2でリー
ドフレームのアイランド3上に固定する。次に金線4を
用いてxpRou2子1とリードフレームのリード部5
とをワイヤボンディングする。その後、(h)に示すよ
うに、EPROM素子1をマウントしたリードフレーム
をトランスファモールド用の金型キャビティ内に設置し
、エポキシ系樹脂9を注入し、これを加熱して硬化させ
る。その結果、EFROM素子表面1】は外部に露出し
、その上部には制止樹脂に囲まれた空間12が形成され
る。
そして、[C1に示すように、前記空間12を構成する
EFROM素子表面1]、封止樹脂表面13に2液温合
型のシリコーン樹脂(例えば、東し製のJCR6127
)から成る透光性樹脂14を塗布し、アルミナから成る
透光部材7を設置し1これを150℃で5分間加熱して
硬化させる。
EFROM素子表面1]、封止樹脂表面13に2液温合
型のシリコーン樹脂(例えば、東し製のJCR6127
)から成る透光性樹脂14を塗布し、アルミナから成る
透光部材7を設置し1これを150℃で5分間加熱して
硬化させる。
上記の工程により、樹脂封止型半導体装置が得られる。
第2図は、本発明による樹脂封止型半導体装置の他の実
施例を示す断面図であって、透光部材7にはポリゴス系
樹脂、透光性樹脂14にはエポキシ系樹脂をそれぞれ用
い、第2図に示した製造工程により製造したものである
。
施例を示す断面図であって、透光部材7にはポリゴス系
樹脂、透光性樹脂14にはエポキシ系樹脂をそれぞれ用
い、第2図に示した製造工程により製造したものである
。
以上説明したように、本発明によれば、透光部材と封止
樹脂との間に緩衝帯となる樹脂層を設けることにより、
耐ヒートサイクル性が向上し、信頼性がすぐれ、簡単な
製造工程によって低価格で製造することができ、上記従
来技術の欠点を除いて優れた機能の樹脂封止型半導体装
置を得ることができる。
樹脂との間に緩衝帯となる樹脂層を設けることにより、
耐ヒートサイクル性が向上し、信頼性がすぐれ、簡単な
製造工程によって低価格で製造することができ、上記従
来技術の欠点を除いて優れた機能の樹脂封止型半導体装
置を得ることができる。
第1図は本発明による樹脂封止型半導体装置を製造する
方法を説明する図であり、同図(α)。 tb+ : (c+は製造工程1頁を示し、第2図は本
発明による樹脂封止型半導体装置の他の実施例を示す断
面図、第5図は従来技術による樹脂封止型半導体装置の
構造を示す断面図である。 1・・・半導体素子 2・・・マウント部材
13・・・リードフレームのアイランド 4・・・ボンディング線 5・・・リードフレームのリード部 6・・・透光性接着剤 7・・・透光部材8・・・
リー ドフレームの外部リード部9・・・樹脂
1]・・・半導体表面12・・・空間
13・・・封止樹脂面1・1・・・透光性樹脂
方法を説明する図であり、同図(α)。 tb+ : (c+は製造工程1頁を示し、第2図は本
発明による樹脂封止型半導体装置の他の実施例を示す断
面図、第5図は従来技術による樹脂封止型半導体装置の
構造を示す断面図である。 1・・・半導体素子 2・・・マウント部材
13・・・リードフレームのアイランド 4・・・ボンディング線 5・・・リードフレームのリード部 6・・・透光性接着剤 7・・・透光部材8・・・
リー ドフレームの外部リード部9・・・樹脂
1]・・・半導体表面12・・・空間
13・・・封止樹脂面1・1・・・透光性樹脂
Claims (1)
- 半導体素子と、前記半導体素子の表面に一面を対向配置
した透光部材と、前記半導体素子を前記透光部材と共に
前記透光部材の他面が外部に位置するよう封止する封止
樹脂とを含む樹脂封止型半導体装置において、前記透光
部材と前記半導体素子及び前記透光部材と前記樹脂との
間に透光性接着剤の層から成る緩衝帯を設け、前記透光
部材と前記封止樹脂との熱膨張係数の違いによる応力の
発生をなくすように構成したことを特徴とする樹脂封止
型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15399885A JPS6215838A (ja) | 1985-07-15 | 1985-07-15 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15399885A JPS6215838A (ja) | 1985-07-15 | 1985-07-15 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6215838A true JPS6215838A (ja) | 1987-01-24 |
Family
ID=15574677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15399885A Pending JPS6215838A (ja) | 1985-07-15 | 1985-07-15 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6215838A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0582705A1 (en) * | 1992-03-02 | 1994-02-16 | Motorola, Inc. | Molded ring integrated circuit package |
-
1985
- 1985-07-15 JP JP15399885A patent/JPS6215838A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0582705A1 (en) * | 1992-03-02 | 1994-02-16 | Motorola, Inc. | Molded ring integrated circuit package |
EP0582705A4 (en) * | 1992-03-02 | 1995-02-22 | Motorola Inc | RING ENVELOPED SEMICONDUCTOR PACK. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6427249A (en) | Resin seal type semiconductor device and manufacture thereof | |
US4710797A (en) | Erasable and programable read only memory devices | |
JP3173586B2 (ja) | 全モールド型固体撮像装置およびその製造方法 | |
JPS60257546A (ja) | 半導体装置及びその製造方法 | |
KR920700476A (ko) | 수지봉지형 반도체장치 및 제조방법 | |
US4460915A (en) | Plastic package for radiation sensitive semiconductor devices | |
JPS6215838A (ja) | 樹脂封止型半導体装置 | |
JPS6077446A (ja) | 封止半導体装置 | |
JPH0311757A (ja) | 半導体装置およびその製造方法 | |
JPH05183072A (ja) | 半導体装置 | |
JPS61189656A (ja) | 樹脂封止型半導体装置 | |
JPS63107156A (ja) | 樹脂封止型半導体装置 | |
JPH049381B2 (ja) | ||
JPH0529663A (ja) | 光半導体装置およびその樹脂封止方法 | |
JP2604178B2 (ja) | 樹脂封止型光結合半導体装置およびその製造方法 | |
JPS6083337A (ja) | 半導体装置の製造方法 | |
JPH0312467B2 (ja) | ||
KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
JPS61240664A (ja) | 半導体装置 | |
KR950010013Y1 (ko) | 리드온칩 패키지 | |
JPS6130743B2 (ja) | ||
JPS60211962A (ja) | 半導体装置 | |
JPH05183000A (ja) | 半導体装置 | |
JPH0251259A (ja) | 半導体装置およびその製造方法 | |
JPS60177657A (ja) | 光透過窓を有する樹脂封止形半導体装置の製造方法 |