KR950010013Y1 - 리드온칩 패키지 - Google Patents
리드온칩 패키지 Download PDFInfo
- Publication number
- KR950010013Y1 KR950010013Y1 KR92020810U KR920020810U KR950010013Y1 KR 950010013 Y1 KR950010013 Y1 KR 950010013Y1 KR 92020810 U KR92020810 U KR 92020810U KR 920020810 U KR920020810 U KR 920020810U KR 950010013 Y1 KR950010013 Y1 KR 950010013Y1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- lead
- adhesive layer
- photocurable adhesive
- pad
- Prior art date
Links
Landscapes
- Die Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 리드온칩 패키지의 단면도.
제2a~e도는 본 고안의 요부 공정도.
제3도는 본 고안의 본딩 설명도.
제4도는 본 고안의 확대 단면도.
제5도는 본 고안의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 칩 20 : 광경화성 접착층
30 : 패드 40 : 도전성 입자
50 : 내부리드
본 고안은 리드온칩 패키지에 관한 것으로, 광경화성 접착제를 칩에 도포하고 내부리드와 칩의 패드는 도전성 입자에 의해 도통되도록 이루어진 것이다.
일반적으로 리드온칩 패키지(Lead On Chip Package)는 리드에 칩을 절연테이프를 사용하여 어태치하고, 칩의 패드와 내부리드는 와이어로 본딩시킨 다음 봉지재로 몰딩하여 제조된다.
이는 제1도와 같이 예시할 수 있는 바, 칩(10)과 내부리드(50)는 절연테이프(60)로 부착시킨 다음, 패드(30)와 내부리드(50)는 와이어(62)로 본딩하고 봉지재(64)로 몰딩하여 제조된 것이다. 이때(52)는 전원을 직접 공급토록 공통적으로 사용되는 버스바이다. 이러한 구조는 절연테이프(60)를 150~200℃에서 내부리드(50)와 칩(10)을 어태치하고 동일 온도하에 오븐에서 경화하거나, 300~400℃에서 한번 경화시켜 내부리드(50)와 칩(10)을 어태치 시키므로, 오븐 또는 고온에서 절연테이프(60)를 경화시키기 위한 가열시 칩의 특성이 변하게 하기도 하는등의 단점이 있었다.
본 고안은 이를 해결하기 위한 것으로, 가열이 필요한 접착테이프 대신 광경화성 접착제를 이용하고 와이어본딩을 없애도록 도전성 입자를 사용함을 특징으로 한다.
즉, 리드온칩 패키지에서 칩에 광경화성 접착층을 형성하고, 칩의 패드에 대응하는 미경화된 광경화성 접착층 부위에 도전성 입자를 도포하여, 내부리드와 패드가 결선되도록 구성한 것이다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
본 고안은 리드온칩(LOC) 패키지에 있어서, 칩(10)에 광경화성 접착층(20)을 형성하여 노광하고 칩(10)의 패드(30)에 대응하는 미경화된 광경화성 접착층(20) 부위에 도전성 입자(40)를 도포하여, 내부리드(50)와 패드(30)가 도전성 입자(40)에 의해 결선되도록 구성한 것이다.
이렇게 구성되는 본 고안을 제조하기 위하여는 제2도와 같이, 칩(10)의 패드(30) 부분을 포함하여 광경화성 접착제를 도포하여 광경화성 접착층(20)을 형성한다(제2a, b도). 이어 포토마스크(25)를 이용하여 노광시킴으로써(제2c도), 패드(30)에 대응하는 광경화성 접착층(20)부위만 미경화시키고 그의 부분은 경화된 광경화성 접착층(20')을 이루게 한다(제2d도). 다음 패드(30) 부위에 대응하는 미경화된 광경화성 접착층(20)에 도전성 입자(40)를 도포한다(제2e도). 이와같이, 칩(10)의 패드(30)에 도전성 입자(40)를 도포한 상태에서 리드프레임(54)과 와이어 본딩하기 위하여, 제3도와 같이 리드프레임(54)을 상부 얼라이먼트부(72)에 고정시킨다. 이어칩(10)을 가압헤드(70)에 진공흡착시켜 고정한 다음 가압헤드(70)를 이용 리드프레임(54)에 가압하면서 자외선을 조사시킨다.
그러면 제4도와 같이 칩(10)의 패드(30)와 내부리드(50)가 도전성입자(40)에 의해 도통되는 상태로 고정결합된다. 이때 도전성입자는 10㎛내외의 직경이므로 플라스틱 탄성체의 표면에 Au를 도금한 구성을 이룸이 바람직하다. 이는 리드프레임(54)의 내부리드(50)와 칩(10)이 가압된 상태에서 자외선을 조사하여 경화되지 않은 광경화성 접착층(20)이 광경화성접착증(20')으로 경화될 때 도전성입자(40)가 내부리드(50)와 패드(30) 사이에서 가압되므로 에러없이 내부리드(50)와 패드(30)가 결선된다. 결국 도전성입자(40)를 사용하여 본딩하므로, 와이어본딩이 필요없어 공수가 줄어들고 그 만큼 집력도를 높일수 있고, 와이어 본딩시에 패드(30)간의 일정간격을 둘 필요가 없어 패턴설계에 용이하다. 이렇게 내부리드(50)와 칩(10)의 패드(30)를 결선한 다음 봉지재(64)로 본딩 후 포밍하여 제5도와 같이 패키지를 완성한다. 물론 제5도는 단면상태로 도시한 것이다.
이상과 같이 본 고안은 경화성 접착층과 도전성 입자를 사용하여 자외선 조사에 의해 내부리드가 결선되므로 별도의 와이어본딩이 필요없으며, 와이어본딩이 필요없으므로 그만큼 칩의 면적이 줄어들어 고집적화가 가능하게 되며, 내부리드 본딩시에도 별도의 가열 수단없이 자외선만 조사하면 되므로 가열에 따른 칩의 특성변화 우려가 전혀없다.
Claims (1)
- 리드온칩(LOC) 패키지에 있어서, 칩(10)표면에 광경화성 접착제층(20)을 형성하고, 칩(10)의 패드(30)에 대응하는 부위는 미경화 상태의 광경화성 접착층(20)을 유지하며 나머지 부위는 노광에 의해 경화된 광경화성 접착층(20')을 이루게 하며, 미경화된 광경화성 접착층(20) 부위는 도전성 입자(40)를 도포후 내부리드(50)를 안착시켜 자외선 조사와 압착에 의해 미경화 상태의 광경화성접착층(20)을 경화된 광경화성 접착층(20')으로 마저 변화시켜 내부리드(50)와 패드(30)가 도전성 입자(40)에 의해 결선되도록 구성함을 특징으로 하는 리드온칩 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92020810U KR950010013Y1 (ko) | 1992-10-28 | 1992-10-28 | 리드온칩 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92020810U KR950010013Y1 (ko) | 1992-10-28 | 1992-10-28 | 리드온칩 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940011118U KR940011118U (ko) | 1994-05-27 |
KR950010013Y1 true KR950010013Y1 (ko) | 1995-11-25 |
Family
ID=19342638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92020810U KR950010013Y1 (ko) | 1992-10-28 | 1992-10-28 | 리드온칩 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950010013Y1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100342039B1 (ko) * | 1994-12-29 | 2002-10-25 | 삼성에스디아이 주식회사 | 전기적접촉구조의형성방법 |
-
1992
- 1992-10-28 KR KR92020810U patent/KR950010013Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940011118U (ko) | 1994-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61194732A (ja) | 半導体ペレツトと基板の接合方法 | |
KR920700476A (ko) | 수지봉지형 반도체장치 및 제조방법 | |
KR950010013Y1 (ko) | 리드온칩 패키지 | |
JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
JPS59231825A (ja) | 半導体装置 | |
JP2978862B2 (ja) | Loc型半導体装置およびその製造方法 | |
JPS62281360A (ja) | 半導体装置の製造方法 | |
JPH0595010A (ja) | 半導体装置 | |
JP3381563B2 (ja) | 半導体装置の製造方法 | |
JPS62132331A (ja) | 半導体装置の製造方法 | |
JP3216314B2 (ja) | 半導体装置およびその製造方法、並びに半導体装置の製造装置 | |
JP2655768B2 (ja) | 接着剤及びそれを用いた実装構造 | |
JPS58170052A (ja) | 固体撮像装置の製法 | |
JP2663649B2 (ja) | マルチチップ実装方法 | |
JPH01160030A (ja) | 半導体素子の実装方法 | |
JPH0482240A (ja) | 半導体装置の製造方法 | |
JPS62252946A (ja) | 半導体装置の製造方法 | |
JPH0671029B2 (ja) | 半導体装置の実装方法 | |
US20050266592A1 (en) | Method of fabricating an encapsulated chip and chip produced thereby | |
JP3956859B2 (ja) | 半導体装置 | |
JPH0797596B2 (ja) | 半導体装置の製造方法 | |
JPS62102548A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3422099B2 (ja) | 接着材及びそれを用いた半導体装置用リードフレームの製造方法 | |
JPH0360135A (ja) | 半導体装置 | |
JPS6215838A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20061026 Year of fee payment: 12 |
|
EXPY | Expiration of term |